홈   >   Cover Story 이 기사의 입력시간 : 2021-04-01 (목) 10:19:44
대량생산성을 구축하기 위한 캐비티 PCB의 도전과제
2021-04  자료출처 : Intel
목록 크게 작게 인쇄
기존 SMT 설비로도 생산성 높일 수 있어 
프린팅 프로세스 파라미터 설정이 핵심 
 
 
부품 높이를 줄이거나 부품 간격을 늘리기 위한 방법으로써 PCB의 캐비티 적용은 실행 가능한 기술이다. 멀티플 캐비티 깊이에서 0.4mm 피치 BGA 패키지로 조립된 캐비티 보드에 대한 SMT 테스트를 통해 기존 장비를 활용하여 동일한 다단계 프로세스에서 PCB를 성공적으로 프린팅, 어셈블리 및 리플로우 할 수 있음을 입증하였다. 한 번 구동방식의 멀티-레벨 솔더페이스트 프린팅은 캐비티 기술을 대량 제조 환경에서 구현하는데 가장 어려운 측면이다. 성공적인 페이스트 프린팅의 핵심은 중요한 프린팅 파라미터(1) 솔더 패드와 캐비티 벽의 에어 갭, 2) 스퀴지 플랩 너비와 두께, 3) 프린팅 고정구 서포트, 4) 포켓 스텐실 얼라인먼트)를 최적화하는 것이다. 
 
  
 
PCB의 캐비티 기술은 수년 동안 존재해 왔다. PCB 내에 캐비티를 생성하는 방법은 기술진화에 따라 진일보했고, 개별 PCB 제작업체와 캐비티 기술을 사용하는 이유에 따라 제조 프로세스가 변했다. 캐비티가 PCB의 외부 동박 레이어에서 내부 동박 레이어로 연결된 구멍으로 규정되지만, PCB를 완전히 관통하지는 않는다. 실험 설계(DOE) 중에 확인된 캐비티 설계와 어셈블리 문제, 결과, 신뢰성 결과 및 결론을 본고에서 논의한다. 
 
캐비티 기술은 더 큰 적층 디바이스, 즉 패키지-온-패키지(PoP)를 활용하는 설계에서 조립된 PCB의 총 두께(Z축-높이)를 줄이거나 유연한 연결부의 굽힘 반경을 늘이고 제품 인클로저 내의 Z-높이를 제한하는 추가 공간이 필요할 수 있는 곳에서 효과적인 솔루션이 될 수 있다. PCB 표면의 상하부에 부품을 조립하는 데 영향을 미칠 수 있는 파라미터를 확인하였고, 이들 파라미터를 조사하기 위해 다음과 같은 조건의 실험 설계(DOE)를 수행하였다. 표 1에 표시된 DOE를 테스트하기 위해 두 개의 테스트 보드를 설계하였다. 
 
 
캐비티 기술의 멀티-레벨 페이스트 프린팅과 어셈블리 파라미터를 평가하기 위해 2개의 테스트 보드(TB)를 설계하였다. 캐비티 테스트 보드는 796개의 솔더 볼, 12×12mm 0.4mm 피치의 BGA PoP 패키지를 동일한 데이지체인(DC)으로 사용했다. 캐비티는 테스트 보드 2개의 4개 위치와 2개의 서로 다른 깊이로 위치하였다(표 2 참조).
TB1(테스트 보드 1)은 멀티-레벨 페이스트 프린팅과 다양한 간격의 멀티플 부품 어셈블리 중의 고객 검증 보드를 시뮬레이션하도록 설계되었으며, TB2(테스트보드 2) 설계는 캐비티를 적용하도록 수정된 JEDEC 표준 JESD22-B111을 기반으로 했다. 
 
 
TB1은 ENIG(Electroless Nickel Immersion Gold) 표면마감처리된 PCB로 0.7mm 두께, 203mm × 127mm, 10레이어 Any Layer uVia의 HDI 제품이다. 
TB2는 JEDEC 타입, 1mm 두께, 140mm × 132mm(어셈블리 레일 포함), OSP(Organic Surface Preservative) 표면마감처리된 4-2-4 HDI PCB이다. 
 
 
동일한 업체에서 제작한 2개의 테스트 보드는 UL 94 V-0 등급 및 150℃ Tg(유리 전이 온도)를 갖춘 저-할로겐 FR4 소재로 제작되었다. TB2는 외부 레이어 프리프레그에 수지 코팅된 동박 호일(RCC)을 사용했으며, TB1은 FR4로 제작되었으며 캐피티에는 솔더 마스크가 없었다. TB1에는 TB2에는 없는 캐비티와 표면층에 수동 부품 패드를 포함했다.
TB1의 캐비티 위치 #1(그림 1 참조)은 레이어 2(82um 깊이)로 움푹 들어간 반면에 다른 3개의 캐비티 위치는 레이어 5(300um 깊이)로 파였다. TB2의 캐비티 U2 및 U14는 레이어 2(170um 깊이)에서 터미네이트되었으며, U4 및 U12 캐비티는 레이어 4(339um 깊이)에서 터미네이트되었다. 
TB2의 4개의 캐비티 위치(그림 2 참조)는 낙하 테스트 도중에 이들 위치가 먼저 불량을 나타내는 경향이 있음을 보여주는 전통적인 신뢰성 데이터를 기반으로 선택하였다. TB2의 2개 깊이는 4-2-4 적층에서 얻을 수 있는 최소의 깊이(레이어 2)와 최대의 깊이(레이어 4)를 나타낸다. 다른 11개의 BGA 패턴은 표면층에 남아 있다. 패키지는 캐비티를 포함한 15개의 BGA 패턴 모두에서 동일한 프로세스로 어셈블리되었다(그림 3).
 
 
#1과 #2 캐비티는 서로 다른 깊이로 움푹 들어갔지만, 동일한 부품과 캐비티 벽의 에어 갭 간격이 2.0mm을 유지했지만, 캐비티 #3과 #4는 동일한 캐비티 깊이에서 3.6mm의 더 큰 에어 갭을 가지고 있었다. BGA 패턴 외에 캐비티 #4에는 BGA 주변에 수동부품 솔더 패드가 있다. 
 
2개의 스텐실은 4mil 두께의 풀-보드 3차원 금속 스텐실로 각 테스트 보드의 캐비티 깊이 및 위치와 일치하는 오목한 포켓이 있었다. 스텐실은 테스트 보드 Gerber 파일을 토대로 2개의 서로 다른 스텐실 제조업체에서 제조했다.
 
스퀴지는 각 스텐실 제조업체에서 공급했으며 테스트 보드의 캐비티 위치와 일치하도록 블레이드를 길게 잘라서 만든 플랩 구조로 제조되었다. 일반적으로 스퀴지 블레이드는 스퀴지 너비로 구동하는 단일형 제품을 사용했다. 
플랩은 테스트 보드의 윤곽을 따르도록 설계되었으며, 앞쪽 가장자리에서 캐비티로 내려오고, 뒤쪽 가장자리에서 캐비티로부터 떨어져 패드에 솔더페이스트를 프린팅하는 동안 스텐실 포켓 내부에 압력을 제공한다. 
TB1을 프린팅하는데 사용된 3개의 스퀴지는 300um 두께였고 3개의 스퀴지는 각각 다른 플랩 길이(5mm, 8.9mm, 12.7mm)를 가지고 있다. TB2는 두께 200um, 플랩 길이 16mm의 스퀴지 1개로 프린팅하였다(표 2 참조).
 
한 번 구동의 멀티-레벨 페이스트 프린팅은 두 테스트 보드의 SMT 조립 공정에서 가장 큰 도전이었다. 할로겐-프리 SAC-305 솔더페이스트를 이용하였고, TB1은 Type 3/4 페이스트를, TB2는 Type 4 페이스트를 사용했다. 두 테스트 보드 모두 시판되고 있는 대중적인 스크린프린터를 이용하였다. 
 
프린팅된 BGA 패턴에서 일관된 솔더페이스트 높이를 유지하는 데 중요한 요소로 확인된 요인은 다음과 같다. 1) 스퀴지 플랩을 스텐실 포켓에 정렬, 2) 스퀴지 플랩 너비, 3) 가장 가까운 솔더 패드와 캐비티 벽 사이의 에어 갭 너비, 4) 캐비티 하부의 적절한 보드 서포트. 
 
전체 기판에 결함 없는 솔더페이스트 체적을 얻기 위해서 스텐실 포켓에 개별 스퀴지 플랩을 적절하게 얼라인머트(그림 4)시키는 것이 매우 어려웠다. 얼라인먼트는 프린팅 테스트를 통해 완성하였다. 마이크로미터로 스텐실 포켓에 대한 페이스트의 오프셋(그림 5)을 측정한 다음 스퀴지 어셈블리에서 스퀴지 블레이드 위치를 조정하였다. 최적의 스퀴지 블레이드 얼라인먼트가 이루어질 때까지 절차를 반복했다.
 
 
스퀴지에 대한 방향성 마크와 스텐실의 해당 가이드 마크를 추가하면 정렬이 쉬워지고 얼라인먼트 시간이 크게 단축된다(그림 6 참조).
 
페이스트에 정확한 양의 압력을 제공하는 적절한 플랩 너비를 결정하는 일은 한 번의 스퀴지 작동으로 캐비티의 패드와 PCB 표면에 정확한 양의 페이스트를 밀어 넣는데 필요한 또 다른 중요 요소이다. 3가지 다른 플랩 너비(5mm, 8.9mm, 12.7mm)로 TB1에 페이스트 테스트를 수행했다. 5mm 플랩은 캐비티 스텐실에 적절한 압력을 얻기에는 너무 짧아서 페이스트 체적이 일정하지 않은 것으로 판명되었다. 12.7mm는 너무 길어서 균일한 페이스트 높이를 생성에 필요한 캐비티 안팎으로의 전환이 제대로 되지 않았다. 8.9mm 플랩 너비(그림 7)는 4개의 테스트 캐비티 중에서 3개의 균일한 페이스트 프린트를 생성했다. TB1의 캐비티 #2에는 나중에 논의될 몇 가지 추가 문제가 있었다.
 
 
IPC 7525A의 ‘스텐실 설계 가이드’에서는 캐비티 사이 혹은 캐비티 벽에서부터 가장 가까이 프린팅된 피처까지 측정한 에어 갭의 폭과 관련한 ‘스텝’ 깊이와 관계가 존재한다고 명시하고 있다. 가이드라인을 요약하면, 최소 에어 갭(캐비티 벽에서 가장 가까이 프린트된 피처까지)은 25um의 스텝 깊이마다 900um의 고정 비율로 늘어난다. 따라서 250um 깊은 캐비티에 대해 계산된 간격 ‘K1’(그림 8 참조)은 900um이다. 
 
 
TB1 캐비티 #2, #3 및 #4는 300um 깊이로 되어 있다. 캐비티 #2는 캐비티 #3 및 #4와 동일한 깊이에 있지만 캐비티 #1과 동일한 2mm 벽의 솔더 패드 에어 갭을 가졌으나 캐비티 #1의 깊이는 82um이다. 
2.0mm의 에어 갭과 82um의 깊이를 가진 페이스트 프린팅 캐비티 #2는 모든 3개의 스퀴지로 BGA 패드를 여러 번 선행 및 후행 row(그림 9)했을 때 습식 브리징이 발생했다. 그러나 동일한 프린팅 엔벨로프를 사용하여 8.9mm 플랩의 스퀴지 블레이드로 300um 깊이의 캐비티에 3.6mm 에어 갭 폭의 레벨과 불량 없는 프린팅을 성공적으로 생성할 수 있었다. 
 
 
TB2는 에어 갭을 테스트하도록 설계되지 않았지만, TB2 캐비티는 플랩 너비가 16mm인 스퀴지를 사용하여 80um 및 230um 깊이에서 1.1mm 에어 갭이 성공적으로 프린팅되었다. 에어 갭과 플랩 길이의 두 조건은 일관된 페이스트 체적을 위해 필요한 파라미터로써, 3.6mm 에어 갭의 8.9mm 플랩이 보여준 TB1의 결과와는 모순되었다. 이전에 확인되지 않은 또 다른 중요한 파라미터인 스퀴지 두께가 TB2 결과에 영향을 미쳤을 수 있다. 스퀴지 플랩은 길었지만 스퀴지는 TB1에 사용된 것보다 100um 더 얇았다. 더 얇은 스퀴지는 플랩이 캐비티의 벽에 더 가깝게 되어 캐비티의 바닥에 도달할 수 있도록 더 유연하게 동작한다. 
 
앞서 언급한 바와 같이 TB1 캐비티 #2에 일관된 페이스트 체적 프린팅을 달성하는 것이 문제가 되었다. 프린팅 프로세스와 고정구를 검토한 결과, 캐비티 #2와 다른 3개의 캐비티 사이에 차이가 있음이 확인되었다. 캐비티 #2는 프린팅 과정에서 다른 3개의 캐비티처럼 프린팅 고정장치로 서포트되지 않았기 때문에 보드가 휘어져 선행과 후행 가장자리의 처음 2개 row에서 오버 프린트가 발생했다. 서포트 고정구를 수정하면 캐비티 #2에 대한 지지력이 향상되고 습식 브리징이 줄어들었지만, 수정으로만은 브리징을 없앨 수 없었다(그림 10).
 
 
습식 브리징은 여러 번의 프린팅 실험에서도 꾸준하게 나타났으며, 스퀴지 플랩이 전체 #2 캐비티 패턴에 균일하게 압력을 전달하지 않는 것이 분명해졌다. 2mm 간격과 300um 깊이의 캐비티 #2는 결함 없는 프린팅을 일관적으로 생성하지 않았다. 습식 브리징 문제는 솔더페이스트를 프린팅하는 대신에 작은 브러시로 캐비티 #2 패드에 플럭스를 뿌려서 해결되었다. 
 
TB2 페이스트 프린팅 후 솔더페이스트 체적을 솔더 체적 광학-레이저 계측 툴로 측정하였다. 모든 BGA 패드의 15개 BGA 위치에서 모두 측정하였다. 계측 툴은 다음과 같은 솔더페이스트 결함을 감지하도록 설정하였다. 1) 과납, 2) 미납, 3) 브릿징, 4) 오프셋. 솔더페이스트 체적 목표는 BGA 패턴에서 패드당 250 입방 mils이었다. 그림 11에서 볼 수 있듯이 캐비티 위치에서 페이스트 체적 목표치를 최적화하면 비-캐비티(상단) 위치의 페이스트 체적이 목표치 아래로 떨어졌다. 이번 실험의 경우, 공정이 적절한 솔더페이스트 체적을 제공했지만, 추가 공정 최적화는 캐비티 위치에서 솔더페이스트 체적의 변화를 줄일 수 있다. 
 
 
테스트 보드에 부품을 실장하기 위해 픽-앤-플레이스 머신을 사용하였다. 프로세스와 관련하여 결함이나 픽업 오류가 없었다. TB1은 표준 SAC305 리플로우 프로세스를 사용하여 질소 분위기의 10존 리플로우 오븐에서 부품을 기판에 솔더링하였고, TB2는 동일한 리플로우 프로세스를 사용했지만 대기 분위기의 14존 리플로우 오븐을 이용했다. 
TB1과 TB2는 서로 다른 두 회사에서 조립했지만, 2개의 테스트 보드 설계 모두 SMT 이후 400개와 150개의 패키지에서 각각 100% 수율을 보였다. 총 440개의 패키지를 캐비티에 어셈블리시켰다. TB2의 한 패키지에는 캐비티 보드 또는 SMT 프로세스와 관련이 없는 것으로 확인된 전기적 오류가 있었다.
SMT 수율은 1) 패키지 데이지체인의 전기적 연속성 테스트, 2) X-ray를 사용한 솔더 브리징, 솔더 누락, 소형 볼링 및 솔더 보이드 검사를 통해 결정하였다. 
TB2에는 4-레이어 캐비티 위치에 5개의 패키지가 있었는데, SMT 이후 X-Ray 검사 동안 모서리 또는 패키지 가장자리에 더 작은 솔더 볼이 있는 것으로 확인되었다. 이러한 솔더 조인트에는 솔더 체적이 적었지만, 후단의 SMT 전기 테스트는 여전히 통과하였다. 그림 12는 소형 볼링의 예를 보여주고 있다. 
 
 
솔더 조인트 신뢰성은 1500G, 0.5s 반파형 펄스(half-sine pulse)의 표준 JEDEC 낙하 테스트를 사용하였다. BGA 캐비티 위치는 솔더 조인트 낙하 시험에서 실패의 확률이 높은 위치와 일치하도록 선택했다. 2-레이어 깊이의 캐비티는 BGA 위치 U2와 U14이고, 4-레이어 깊이의 캐비티는 고위험 위치인 BGA 위치 U4 및 U12였다. 고위험 위치를 선택하면 테스트 결과를 캐비티 없는 테스트 보드의 과거 데이터 경향과 비교할 수 있었다.
 

 
CTF(Critical to Function) 및 NCTF(Non-critical to Function) 솔더 조인트(그림 13, 그림 14 참조)에 대한 캐비티 신뢰성 낙하 테스트 결과는 동시에 비-캐비티 BGA 패키지의 과거 데이터와 통계적으로 동일한 위치에서 비슷하게 나왔다. 
 
 
TB1 2-레이어 캐비티 NCTF 솔더 조인트는 그림 15에 표시된 것처럼 4-레이어 캐비티 NCTF 솔더 조인트(t-값 <0.05)보다 더 나은 신뢰성을 보여주었다.
 
 
부품 높이를 줄이거나 부품 간격을 늘리기 위한 방법으로써 PCB의 캐비티 적용은 실행 가능한 기술이다. 멀티플 캐비티 깊이에서 0.4mm 피치 BGA 패키지로 조립된 캐비티 보드에 대한 SMT 테스트를 통해 기존 장비를 활용하여 동일한 다단계 프로세스에서 PCB를 성공적으로 프린팅, 어셈블리 및 리플로우 할 수 있음을 입증하였다. 
한 번 구동방식의 멀티-레벨 솔더페이스트 프린팅은 캐비티 기술을 대량 제조 환경에서 구현하는데 가장 어려운 측면이다. 성공적인 페이스트 프린팅의 핵심은 중요한 프린팅 파라미터(1) 솔더 패드와 캐비티 벽의 에어 갭, 2) 스퀴지 플랩 너비와 두께, 3) 프린팅 고정구 서포트, 4) 포켓 스텐실 얼라인먼트)를 최적화하는 것이다. 
프린팅 파라미터를 최적화하면 멀티-레벨 페이스트 프린팅 품질 보장에 도움이 되나, 캐비티 디자인이 변경에 따라 파라미터를 변경해야 할 필요가 있다. 테스트에서는 페이스트 프린팅 결과에 영향을 미치는 캐비티 깊이, 에어 갭, 플랩 너비 및 두께 사이의 관계를 보여주었다. 디자인 차이를 수용하기 위해 중요한 파라미터를 재설정하려면 프린팅 테스트가 필요하다. 싱글-레벨 페이스트 프린팅으로 일관된 솔더페이스트 양을 달성하기 위해서는 주요 문서에서 언급되지 않은 기타의 프린팅 파라미터가 중요하며, 이는 멀티-레벨 프린팅에서도 똑같다. 
낙하 시험 결과, 캐비티 부품의 솔더 조인트가 PCB 표면에 조립된 동일한 부품만큼 신뢰할 수 있는 것으로 나타났다. 낙하 시험에서는 또한 4-레이어 캐비티에 비해 2-레이어 캐비티가 통계적으로 높은 신뢰성을 보였다. BGA 스타일의 패키지에 페이스트 프린팅을 대체하는 방법은 실장 전에 페이스트 혹은 플럭스에 캐비티 부품을 딥핑하거나 플럭스를 뿌리는 것이다. 딥핑 방법은 솔더페이스트 스텐실을 포켓에 넣을 필요가 없다. 플럭스 딥핑은 본 연구에서 조사하지 않았다.   
 
 
 
REFERENCES
1. IPC-7525A, “Stencil Design Guidelines”, February 2007, pp.10.
2. JESD22-B111, JEDEC Standard, “Board Level Drop Test Method of Components for Handheld Electronic Products”, July 2003.
3. Carmina Lantzsch, LaserJob GmbH, “Challenges for Step Stencils with Design Guidelines for Solder Paste printing”, IPC APEX EXPO, 2012.
4. Markus Leitgeb, Christopher Michael Ryder, AT&S, SMT “Manufacturability and Reliability in PCB Cavities”, IPC APEX EXPO, 2012.
 
[저작권자(c)SG미디어. 무단전재-재배포금지]
목록 크게 작게





100자평 쓰기
     
( Byte)
 
미디어정보 | 개인정보취급방침 | 이메일주소 무단수집 거부 | 온라인문의
SG미디어 | 대표이사 : 강희명 | 사업자등록번호 : 119-10-75482
(08639) 서울시 금천구 시흥대로 97 | 전화 : 02-808-7411 팩스 : 02-808-7412
Copyright ⓒ SG미디어 All rights reserved.