본 발명은, 회로 기판에 있어서의 소정의 위치에 장착되어 있어야 할 복수의 전자 부품의 각각이 실제로 소정의 위치에 장착되어 있는지의 여부를 검사하는, 전자 부품의 장착 상태의 검사 방법에 관한 것이다.
자료출처 : 특허청
기술 분야
프린트 기판 또는 리드 프레임 등의 회로 기판(이하, 기판)에 장착된 복수의 전자 부품의 장착 상태의 종래의 검사 방법이, 그림 1을 참조하여 설명된다. 그림 1(A)는 기판에 장착된 복수의 전자 부품의 화상을 도시하는 평면도이고, 그림 1(B)는 그림 1(A)에서의 I-I선에 따른 전자 부품의 장착 상태를 도시하는 단면도이다. 또한, 본 명세서에서 이용되는 어느 도면도, 설명의 간편을 위해, 적절히 생략되거나 과장되거나 하여, 모식적으로 그려져 있다.
이하, 기판에 그어진 격자형상의 가상선에 의해 특정되는 매트릭스형상의 복수의 영역의 각각에 칩상태의 전자 부품이 장착된 경우의 전자 부품의 장착 상태의 검사 방법이 설명된다. 여기서 말하는 칩상태의 전자 부품이란, 경면 또는 이것에 가까운 면으로 이루어지는 윗면을 갖는 반도체 칩 또는 칩 콘덴서 등(이하, 칩)이다. 또한, 기판에 장착된 칩이 밀봉 수지에 의해 일괄하여 또는 각각 별개로 수지 밀봉된 후에, 기판과 칩과 밀봉 수지를 포함하는 성형체가 영역마다 절단됨에 의해, 제품으로서의 패키지가 완성된다.
그림 1. (A) 기판에 장착된 복수의 전자 부품의 화상을 도시하는 평면도, (B) (A)에서의 I-I선에 따른 전자 부품의 장착 상태를 도시하는 단면도.
그림 1(A)에 도시되어 있는 바와 같이, 기판(1)에 장착된 복수의 칩(2)의 화상이 얻어져 있다. 이 화상은, 기판(1)의 상방에 마련된 조명과 카메라를 이용하여, 시야(3)에 있어서의 기판(1)을 촬영한 때에 기판(1)으로부터 수취한 반사광으로부터 얻어진 것이다. 기판(1)의 위에는, 복수의 칩(2)이, 칩(C11, C12, …, C43, C44)과 같이 4행×4열로 배치된 상태에서, 페이스트 또는 점착 필름 등으로 이루어지는 접착 부재(4)(그림 1(B) 참조)에 의해 기판(1)에 다이본딩 되어 있다. 또한, 기판(1)과 칩(2)의 전극끼리(모두 도시 생략)가, 와이어(도시 생략)에 의해 전기적으로 접속되어 있다(와이어본딩). 그 후에, 복수의 칩(2)이 일괄하여 수지 밀봉된다. 여기서, 수지 밀봉전에 있어서의 칩(2)의 장착 상태는, 기판(1)에 장착된 복수의 칩(2)의 화상 정보를 가공함에 의해 검사된다. 검사의 제 1의 방법으로서, 그 화상 정보가 소정의 임계치를 이용하여 2가화된 2가화 데이터에 의거하여 각 칩(2)이 기판(1)에 장착되어 있는지의 여부를 검출하는 방법이 제안되어 있다.
또한, 제 2의 방법으로서, 배선 기판에 각 칩이 실장(장착)될 때마다, 칩의 유무 및 자세를, 실장 전의 화상과 실장 후의 화상과의 차분 처리에 의해 리얼타임으로 인식하는 방법이 제안되어 있다(일본 특개 2003-296733호 공보, 그림 1). 이 방법에서는, 칩 실장 예정 부위의 경사 상방으로, 투광기 및 수광기로 이루어지는 센서가 배치되어 있다. 그러나 상술한 종래의 기술에 의하면, 다음과 같은 경우에 문제가 발생한다.
그 문제는 기판(1)에 장착된 복수의 칩(2)의 화상에 있어서, 칩(2)에 의해 반사된 광 끼리의 사이에 휘도의 차가 있는 경우에 생긴다. 이 휘도의 차는, 접착 부재(4)의 두께의 편차에 의해 각 칩(2)의 경사 상태에 차가 있는 것 및 기판(1)이 휘어짐 또는 구불거림 등을 갖는 것 등의 이유 때문에, 각 칩(2)으로부터 수취한 반사광에 편차가 생기는 것에 기인하여 발생한다. 칩(2)에 의해 반사된 광끼리 사이의 휘도에 차가 있는 경우에는, 종래의 제 1의 방법에 의하면, 소정의 임계치를 이용하여 2가화된 2가화 데이터에 있어서, 화상과 칩(2)의 유무의 관계가 불명확하게 된다. 따라서 각 칩(2)이 기판(1)에 장착되어 있는지의 여부를 높은 정밀도로 검출하는 것이 곤란하다는 문제가 발생한다. 또한, 종래의 제 2의 방법에 의하면, 칩(2)이 기울어져 있는 경우에 있어서, 칩(2)의 경사 상방으로 마련된 투광기로부터의 조명이 닿는 쪽에 따라서는, 소정의 임계치를 이용하여 2가화된 2가화 데이터에 있어서, 화상과 칩(2)의 유무의 관계가 불명확하게 된다. 따라서 각 칩(2)이 기판(1)에 장착되어 있는지의 여부를 검출하는 것이 곤란하다는 문제가 발생한다. 더하여, 각 칩(2)이 기판(1)에 장착될 때마다 칩(2)의 유무 및 자세를 인식하기 때문에, 기판(1)에 다수의 칩(2)이 장착되어 있는 경우에는, 칩(2)의 장착 상태의 검사에 막대한 시간을 필요로 한다는 문제가 발생한다.
여기서, 상술한 문제를 해결하기 위해, 다음의 수단이 이용될 수 있다. 제 1의 수단은, 셰이딩 보정이다. 그러나 셰이딩 보정은, 조명의 조도 분포의 편차와 같은 큰 영역에서의 복수의 부분에 의한 반사광끼리의 휘도의 차를 검출하기 위해서는 유용하지만, 칩(2)을 단위로 하는 작은 영역에서의 복수의 부분에 의한 반사광끼리의 휘도의 차를 검출하기 위해서는 유용하지가 않다. 제 2의 수단은, 예를 들면, 다인스레시법과 같은 동적 임계치법이다. 그러나 동적 임계치법이 이용되는 경우라 하여도, 기판의 경사와 칩의 경사가 다른 경우 및 칩의 경사가 서로 뿔뿔이 흩어진 경우 등에는, 칩을 검출할 수 없을 우려가 있다. 따라서 동적 임계치법이 항상 유용하다고는 말할 수 없다.
발명의 상세한 설명
본 발명의 목적은, 기판에 있어서의 소정의 위치에 장착되어 있어야 할 복수의 전자 부품의 각각이 실제로 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 전자 부품의 검출 결과의 전부를 정확하고 또한 단시간에 얻는 것이 용이한 전자 부품의 장착 상태의 검사 방법을 제공하는 것이다.
과제를 해결하기 위한 수단
상술한 과제를 해결하기 위해, 본 발명의 1의 국면의 전자 부품의 장착 상태의 검사 방법은, 기판에 있어서의 소정의 위치에 장착되어 있어야 할 복수의 전자 부품의 각각이 실제로 소정의 위치에 장착되어 있는지의 여부를 검사하는 전자 부품의 장착 상태의 검사 방법이다.
본 방법에서는, 다음의 공정이 실행된다.
▶ 복수의 전자 부품이 장착되어 있어야 할 기판의 화상 정보를 얻는 공정
▶ 소정의 임계치를 이용하여 화상 정보가 2가화된 2가화 데이터를 얻는 공정
▶ 2가화 데이터에 의거하여 전자 부품에 대응하는 것으로 인식되는 잠정 존재 영역을 얻는 공정
▶ 소정의 임계치를 변경함에 의해 새로운 임계치를 설정하는 공정
▶ 새로운 임계치를 이용하여 화상 정보를 2가화하여 새로운 2가화 데이터를 얻는 공정
▶ 잠정 존재 영역을 얻는 공정에 있어서의 2가화 데이터로서 새로운 2가화 데이터를 설정하는 공정
▶ 새로운 2가화 데이터에 의거하여 복수의 전자 부품에 대응하는 것으로 인식되는 새로운 잠정 존재 영역을 얻는 공정
▶ 잠정 존재 영역에 새로운 잠정 존재 영역을 결합하는 공정
또한, 본 방법에서는, 새로운 임계치를 설정하는 공정과 새로운 2가화 데이터를 얻는 공정과 새로운 2가화 데이터를 설정하는 공정과 새로운 잠정 존재 영역을 얻는 공정과 새로운 잠정 존재 영역을 결합하는 공정을 갖는 루프가 소정의 회수만큼 반복된다. 이로써, 기판에 장착된 복수의 전자 부품의 화상에 있어서, 전자 부품의 반사광끼리 사이에 휘도의 차가 있는 경우에도, 복수의 임계치중의 어느 한쪽의 임계치(TH1 내지 TH4)의 각각이 이용되면, 복수의 전자 부품의 각각이 실제로 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 전자 부품의 검출 결과의 전부를 얻을 수 있다. 또한, 각 전자 부품이 소정의 위치에 장착될 때마다 기판상의 전자 부품의 유무 및 자세를 인식하는 방법에 비교하여, 기판에 다수의 전자 부품이 장착되어 있는 경우에 있어서 전자 부품의 장착 상태의 검사를 보다 단시간에 종료할 수 있다.
또한, 본 발명의 다른 국면의 전자 부품의 장착 상태의 검사 방법은, 기판에 있어서의 소정의 위치에 장착되어 있어야 할 복수의 전자 부품의 각각이 실제로 소정의 위치에 장착되어 있는지의 여부를 검사하는 전자 부품의 장착 상태의 검사 방법이다.
본 방법에서는, 다음의 공정이 실행된다.
▶ 복수의 전자 부품이 장착되어 있어야 할 기판의 화상 정보를 얻는 공정
▶ 소정의 임계치에 의해 화상 정보가 2가화된 2가화 데이터를 얻는 공정
▶ 2가화 데이터에 의거하여 전자 부품에 대응하는 것으로 인식되는 잠정 존재 영역을 얻는 공정
▶ 소정의 임계치를 변경함에 의해 새로운 임계치를 설정하는 공정
▶ 새로운 임계치를 이용하여 화상 정보가 2가화된 새로운 2가화 데이터를 얻는 공정
▶ 잠정 존재 영역을 얻는 공정에 있어서의 2가화 데이터로서 새로운 2가화 데이터를 설정하는 공정
▶ 새로운 2가화 데이터에 의거하여 복수의 전자 부품에 대응하는 것으로 인식되는 새로운 잠정 존재 영역을 얻는 공정
▶ 잠정 존재 영역에 새로운 잠정 존재 영역을 결합하는 공정
또한, 본 방법에서는, 새로운 임계치를 설정하는 공정과 새로운 2가화 데이터를 얻는 공정과 새로운 2가화 데이터를 설정하는 공정과 새로운 잠정 존재 영역을 얻는 공정과 새로운 잠정 존재 영역을 결합하는 공정이, 복수의 전자 부품의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩의 검출 결과의 모두가 갖추어 질 때까지 반복된다. 또한, 본 발명의 전자 부품의 장착 상태의 검사 방법에서는, 상술한 검사 방법에 있어서, 새로운 임계치를 설정하는 공정에서는 임계치를 소정량만큼 증가시키고 또는 감소시킴에 의해 새로운 임계치가 설정된다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 그림들과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
실시예
다음의 그림들을 참조하면서, 본 발명의 실시예가 설명된다.
실시예 1
본 발명의 전자 부품의 장착 상태의 검사 방법의 실시예 1이 그림 1 내지 그림 5 및 그림 7을 참조하여 설명된다. 또한, 그림 2(C) 및 그림 4(C)에서의 각 칩의 검출 결과는, 신호 레벨 ‘0’ 또는 ‘1’로 표시되어 있다. 신호 레벨 ‘1’은, 어떤 임계치가 이용된 경우에 있어서 ‘반사광 있음’인 것을 검출한 것을 나타내고 있다. 또한, 그림 3(C)의 1단째 내지 4단째에 도시되어 있는 검출 결과는, 다른 4종류의 임계치의 각각을 통한 때의 그림 1(A)의 II선에 따른 1렬분의 칩의 유무를 나타내고 있다. 실제로는, 각 칩(2)은, Y방향에 있어서 인접하는 칩(2)으로부터 받는 반사광의 영향에 의해, Y방향으로 폭넓게 보이거나, 또는 Y방향에 있어서 인접하는 칩(2)에 이어져 있는 것처럼 보이는 경우가 있다.
그림 2. (A) 그림 1의 I-I선에 따른 칩의 장착 상태를 도시하는 단면도, (B) 그림 1의 I-I선에 따른 휘도 분포를 도시하는 도면, (C)는 그 휘도 분포에 의거하여 4종류의 상이한 임계치로 화상 처리한 경우에 있어서의 각 칩의 검출 결과를 도시하는 도면.
그림 3. (A) 그림 1의 I-I선에 따른 칩의 장착 상태를 도시하는 단면도, (B) 그림 1의 I-I선에 따른 휘도 분포를 도시하는 도면, (C) 그 휘도 분포에 의거하여 4종류의 상이한 임계치를 이용하여 화상 처리가 실행된 경우에 있어서의 각 칩이 보이는 방식을 도시하는 도면.
그림 4. (A) 그림 1의 Ⅳ-Ⅳ선에 따른 칩의 장착 상태를 도시하는 단면도, (B) 그림 1의 Ⅳ-Ⅳ선에 따른 휘도 분포를 도시하는 도면, 4(C) 그 휘도 분포에 의거하여 4종류의 상이한 임계치를 이용하여 화상 처리가 실행된 경우에 있어서의 각 칩의 검출 결과를 도시하는 도면.
그림 5. 실시예 1의 컴퓨터에 의해 실행되는 전자 부품의 장착 상태의 검사 방법을 도시하는 흐름도(플로우 차트).
그림 6. 실시예 2의 컴퓨터에 의해 실행되는 전자 부품의 장착 상태의 검사 방법을 도시하는 흐름도(플로우 차트).
그림 7. 그림 5 및 그림 6에 도시된 플로우 차트에서의 처리를 실행하는 컴퓨터와 카메라 및 조명 장치의 관계를 도시하는 도면.
그림 1(B), 그림 2(A), 그림 3(A) 및 그림 4(A)의 각각에는, 기판(1)에 장착된 복수의 칩(2)의 화상에 있어서 칩(2)이 기판(1)에 장착되어야 할 영역의 상호간에 휘도의 차가 있는 상태가 도시되어 있다. 이들의 도면에 도시되는 상태에서는, 기판(1)의 평탄한 주(main)표면상에 칩(2)이 수평으로 장착된다는 이상적인 상태와의 비교에 있어서, 다음과 같은 문제가 있다. 또한, 그림 1(B), 그림 2(A) 및 그림 3(A)에 도시되어 있는 칩(C33)의 장착 상태가, 칩(2)이 기판(1)에 장착된 이상적인 상태에 해당한다.
제 1의 문제는, 그림 1(B), 그림 2(A) 및 그림 3(A)에서의 칩(C32)과 그림 4(A)에서의 칩(C12)이, 모두, 기판(1)의 주표면에 대해 기울어진 상태로 장착되어 있는 것이다. 제 2의 문제는, 그림 1(B), 그림 2(A), 그림 3(A) 및 그림 4(A)에 도시되어 있는 바와 같이, 기판(1)이, 중앙부에서 볼록하게 되도록 휘어 있는 것이다. 구체적으로는, 가장 왼쪽 열의 칩(2)(칩(C31, C11))의 중앙 부근부터 외측에서는, 기판(1)은, 크게 변형하여, 외측으로 갈수록 보다 크게 내려가 있다. 또한, 가장 오른쪽 열의 칩(2)(칩(C34), C14))의 좌단 부근부터 외측에서는, 기판(1)은, 약간의 변형하여, 외측으로 갈수록 보다 하방에 위치되어 있다. 제 3의 문제는, 그림 1(A) 및 그림 4(A)에 도시되어 있는 바와 같이, 소정의 위치에 장착되어야 할 칩(C13)이 소정의 위치에 장착되어 있지 않은 것이다.
본 실시예에서는, 그림 1(A)에 도시된 화상에 의거하여 화상 처리를 행함에 의해, 기판(1)에 있어서의 소정의 위치에 장착되어 있어야 할 복수의 칩(2)의 각각이 실제로 소정의 위치에 장착되어 있는지의 여부가 검사된다. 우선, 그림 5의 공정(S1)에서, 그림 7에 도시되는 바와 같이, 카메라(50) 및 조명 장치(60)에 지령 신호를 송신한다. 그로 인해, 조명 장치(60)로부터 광이 출사된다. 그 출사된 광이 기판(1) 및 칩(2)에서 반사한다. 그 반사광을 카메라(50)가 취득한다. 이로써, 카메라(50)에 의해, 기판(1)에 장착된 복수의 칩(2)의 화상 정보가 취득된다.
카메라(50)에 의해 취득된 화상 정보는, 그림 2(B) 및 그림 3(B)에 도시되어 있는 휘도 분포와 그림 4(B)에 도시되어 있는 휘도 분포를 갖는다. 또한, 화상 정보는, 일단, 카메라(50)로부터 그림 7에 도시되는 컴퓨터(10)의 RAM(Random Access Memory)에 입력된다. 컴퓨터(10)는, 일반적인 것이고, ROM(Read Only Memory) 및 CPU(Central Processing Unit) 등을 갖고 있다. 또한, 그림 7에 도시되는 컴퓨터(10)는, 기판(1)의 소정의 위치에서의 칩(2)의 유무의 검출 결과 및 제품이 모든 칩이 소정의 위치에 장착되어 있는지의 여부의 판정 결과를, 그림 7에 도시되는 표시 장치(100)에 출력하고, 표시 장치(100)는, 그들의 결과를 화면에 표시한다. 따라서 작업원은, 그림 7에 도시되는 표시 장치(100)의 화면을 봄에 의해 전자 부품의 장착 상태의 검사 결과를 인식할 수 있다.
다음에, 그림 5의 공정(S2)에서, 컴퓨터(10)는, ROM에 기억된 프로그램 및 CPU의 연산 기능을 이용하여 화상 정보에 있어서의 그레이 값에 의거하여 임계치(TH1)를 산출한다. 또한, CPU는, 이 임계치(TH1)를 이용하여 RAM에 기억된 화상 정보의 2가화를 행한다. 이로써, 그 화상 정보에 의거한 2가화 데이터가 취득된다. 이 2가화 데이터는, RAM에 일시 기억된다. 이하, 어느 실시예에서는, 각종의 데이터, 임계치, 및 추출된 영역은, 컴퓨터(10)의 RAM에 일시 기억되고, 2가화 등의 각종의 연산 처리는, CPU에 의해 행하여지는 것으로 한다. 본 실시예에서는, 우선, 그림 2(B) 및 그림 3(B)에 도시되어 있는 4개의 임계치(TH1 내지 TH4) 중 가장 낮은 임계치(TH1)를 이용하여, 2가화 데이터가 취득된다. 또한, 본 실시예에서는, 이 순번으로 나열하는 4개의 임계치(TH1 내지 TH4)중의 이웃하는 임계치끼리는, 소정의 스텝 값으로 이루어지는 차(등차(equal difference))를 갖고 있다. 또한, 본 실시예에서는, 임계치(TH1 내지 TH4)를 전부 이용하여 화상 정보의 2가화가 행하여지고 있다. 여기서, 그레이 값에 의거하여 임계치(TH1)를 산출하는 것에 대신하여, 미리 정해진 가장 낮은 임계치가 ROM에 기억되어 있고, 그 소정의 임계치가 임계치(TH1)로서 이용되어도 좋다.
다음에, 그림 5의 공정(S3)에서, CPU가 공정(S2)에서 취득된 RAM에 일시 기억되어 있는 2가화 데이터를 세그먼테이션함에 의해, 복수의 영역이 추출되고, RAM에 기억된다. 그림 2(C)의 최상단에 도시되어 있는 바와 같이, 임계치(TH1)가 이용되는 경우에는, 칩(C31 내지 C33)의 3개의 칩의 모두가 신호 레벨 ‘1’의 넓은 영역에 포함되는 한편으로, 칩(C34)의 크기에 거의 상당한 영역에서 신호 레벨 "1"이 나타나 있다. 도 3(C)의 최상단에 도시되어 있는 바와 같이, 이러한 것은, CPU가 파악하고 있는 화상을 사람이 보았다고 하면, 칩(C31 내지 C33)이 장착되어야 할 영역의 전체에 거의 상당하는 1개의 밝은 화상과, 칩(C34)이 장착되어야 할 영역에서 칩(C34)의 크기에 거의 상당하는 1개의 밝은 화상이 보이는 것을 의미한다.
또한, 공정(S3)에서는, 추출된 복수의 영역이, CPU에 의해 칩(2)이 기판(1)에 장착되어 있다고 인식된 영역(이하, 칩 잠정 존재 영역) 및 CPU에 의해 칩 잠정 존재 영역 이외의 영역이라고 인식된 영역으로 분할된다. 이 분할은, 세그먼테이션함에 의해 추출된 복수의 영역에 대해, 높이(그림 1의 Y방향), 폭(그림 1의 X방향), 및 형상계수 등을 이용하여 행하여진다. 이로써, 칩(C34)에 대응하는 영역을, 칩 잠정 존재 영역으로서 취득할 수 있다. 이것은, CPU에 의해, 칩(C34)이 소정의 위치에 장착되어 있다고 인식된 것, 환언하면 CPU이, 칩(C34)이 그와 같이 장착되어 있는 것을 검출한 것을 의미한다.
여기서, 그림 2 내지 그림 4에서는, ‘칩이 소정의 위치에 장착되어 있는지의 여부를 검출할 수 없다’는 것이, ‘불가(impossible)’라는 용어로 표시되어 있다. 한편으로, 그림 2 내지 그림 4에서는, ‘칩이 소정의 위치에 장착되어 있다’는 것이 ‘있음’이라는 용어로, ‘칩이 소정의 위치에 장착되어 있지 않다’는 것이 ‘없음’이라는 용어로, 각각 표시되어 있다. 또한, ‘불가’라는 용어는, ‘칩이 소정의 위치에 장착되어 있는지의 여부를 확정할 수 없다’라는 의미에서, ‘불확정’이라는 용어로 치환되어도 좋다. 또한, ‘불가’라는 용어는, ‘칩이 소정의 위치에 장착되어 있는지의 여부를 판별할 수 없다’라는 의미에서 ‘불명’라는 용어로 치환되어도 좋다.
다음에, 그림 5의 공정(S4)에서, CPU는 RAM에 있어서, 공정(S3)에서 취득된 칩 잠정 존재 영역을, 이미 취득된 칩 잠정 존재 영역중의 직전의 칩 잠정 존재 영역(이하, 구 칩(old chip))에 결합함에 의해, 새로운 칩 잠정 존재 영역이 RAM 내에서 취득된다. 이 새로운 칩 잠정 존재 영역은, 여기까지 CPU에 의해 칩이 기판에 장착되어 있다고 인식된 영역, 즉 여기까지 취득된 칩 잠정 존재 영역을 전부 포함하고 있다. 또한, 금회의 공정(S4)에서는 구 칩 잠정 존재 영역이 존재하지 않기 때문에, 칩(C34)에 대응하는 영역이, 그대로 새로운 칩 잠정 존재 영역으로서 RAM 내에서 취득된다.
다음에, 그림 5의 공정(S5)에서, CPU가 임계치를 변경함에 의해 새로운 임계치가 RAM 내에 설정된다. 구체적으로는, RAM 내에서 그림 2(B) 및 그림 3(B)에 도시되어 있는 임계치(TH1 내지 TH4) 중의 가장 낮은 임계치(TH1)가, 낮은 쪽부터 2번째의 임계치(TH2)로 변경된다.
다음에, 그림 5의 공정(S6A)에서, 루프 수가 소정의 회수(N회)에 도달하고 있는지의 여부가 CPU에 의해 판정된다. 본 실시예에서는, 4개의 임계치(TH1 내지 TH4)를 전부 이용하여 화상 정보의 2가화가 행하여지고 있기 때문에, 소정 회수(N)는 3으로 설정되어 있다. 또한, 임계치(TH1)가 임계치(TH2)로 변경된 시점에서는, 루프 수=0이기 때문에, CPU에 의해 루프 수=3이 아니라고 인식된 후, 공정(S2)의 처리가 행하여진다.
다음에, 그림 5의 공정(S2)(2회째)에서, 앞서 공정(S1)에서 취득한 화상 정보가, 변경 후의 임계치(TH2)를 이용하여 CPU에 의해 2가화된다. 이로써, 그 화상 정보에 의거한 새로운 2가화 데이터가 RAM 내에 취득된다.
다음에, 그림 5의 공정(S3)(2회째)에서 2가화 데이터로서, 공정(S2)(2회째)에서 취득된 새로운 2가화 데이터가 RAM 내에 설정된다. 그 새로운 2가화 데이터를 세그먼테이션함에 의해 복수의 영역이 RAM 내에 추출된다. 그림 2(C)의 위로부터 2단째에 도시되어 있는 바와 같이, 임계치(TH2)가 이용되는 경우에는, 칩(C32, C33)의 2개의 칩의 모두가 신호 레벨 ‘1’의 넓은 영역에 포함된다. 한편으로, 각각 칩(C31, C34)이 장착되어야 할 영역에 거의 대응하는 2개의 영역에서, 신호 레벨 ‘1’이 나타나 있다. 그림 3(C)의 위로부터 2단째에 도시되어 있는 바와 같이, 이러한 것은, CPU가 파악하고 있는 화상을 사람이 보았다고 하면, 다음과 같은 화상이 보이는 것을 의미한다. 그것은 칩(C32, C33)이 장착되어야 할 영역의 전체에 거의 대응하는 1개의 밝은 화상과, 각각 칩(C31, C34)이 장착되어야 할 영역에서 칩(C31, C34)의 크기에 거의 대응하는 2개의 밝은 화상의 2개의 조합의 화상이다.
또한, 공정(S3)(2회째)에서는, 추출된 복수의 영역(칩(C31, C34)에 각각 대응하는 2개의 영역 및 칩(C32, C33)의 전체에 대응하는 1개의 영역)이, CPU에 의해 칩 잠정 존재 영역과 칩 잠정 존재 영역 이외의 영역으로 분할된다. 이로써, RAM 내에서, 칩(C31, C34)에 각각 대응하는 2개의 영역을, 새로운 칩 잠정 존재 영역으로서 취득할 수 있다. 이것은, 칩(C31, C34)이 소정의 위치에 장착되어 있다고 CPU에 의해 인식된 것, 환언하면, 칩(C31, C34)이 그와 같이 장착되어 있는 것을 CPU가 검출한 것을 의미한다.
다음에, 그림 5의 공정(S4)(2회째)에서, RAM 내에서, 공정(S3)(2회째)에서 취득된 칩 잠정 존재 영역을 구 칩 잠정 존재 영역에 결합함에 의해, 새로운 칩 잠정 존재 영역이 취득된다. 이 새로운 칩 잠정 존재 영역은, 여기까지 CPU에 의해 칩이 기판에 장착되어 있다고 인식된 영역, 즉 여기까지 RAM 내에 취득된 칩 잠정 존재 영역의 전부를 포함하고 있다. 또한, 금회의 공정(S4)(2회째)에서는, 구 칩 잠정 존재 영역으로서 칩(C34)에 대응하는 영역이 존재하고 있다. 따라서 칩(C31, C34)에 대응하는 영역이 새로운 칩 잠정 존재 영역으로서 취득된다.
다음에, 그림 5의 공정(S5)(2회째)에서, CPU가 임계치를 변경함에 의해 새로운 임계치가 RAM 내에 설정된다. 구체적으로 말하면, 그림 2(B) 및 그림 3(B)에 도시되어 있는 임계치(TH1 내지 TH4) 중의 낮은 쪽부터 2번째의 임계치(TH2)가, 낮은 쪽부터 3번째의 임계치(TH3)로 변경된다.
다음에, 그림 5의 공정(S6A)(2회째)에서, 루프 수가 소정의 N회(N=3)에 도달하고 있는지의 여부가 판정된다. 임계치(TH2)가 임계치(TH3)로 변경된 시점에서는, 루프 수=1이기 때문에, CPU에 의해 루프 수=3이 아니라고 판정된 후, 공정(S2)의 처리가 실행된다. 공정(S2)(3회째)에서는, 임계치(TH3)가 이용된다. 이하, 루프 회수가 3회에 달할 때까지, 그림 5에 도시된 공정(S2 내지 S6A)까지의 루프가 반복된다. 상술한 바와 같이, 루프 회수가 1회인 때에, 공정(S2)(3회째)의 처리가 재차 실행된 경우에는, 임계치(TH3)가 이용된다. 이 경우에는, 공정(S3)(3회째)에서, 그림 3(C)의 위로부터 3단째에 도시되어 있는 바와 같이, 칩(C31)의 화상이 너무 작아 버리기 때문에, CPU가 칩(C31)을 검출할 수 없게 된다. 그 한편으로, CPU는, 기판(1)에 장착되어 있는 칩(2)으로서, 칩(C34)을 계속 검출할 수 있음과 함께, 또한 칩(C32, C33)이 기판(1)에 장착되어 있는 것을 검출할 수 있게 된다. 또한, 구 칩 잠정 존재 영역으로서 칩(C31, C34)에 대응하는 영역이 존재하고 있다. 따라서 공정(S4)(3회째)에서는, 칩(C32, C33, C34)에 대응하는 칩 잠정 존재 영역이, RAM 내에서, 칩(C31, C34)에 대응하는 구 칩 잠정 존재 영역에 결합되게 된다. 이로써, RAM 내에서, 칩 잠정 존재 영역으로서, 칩(C31 내지 C34)에 대응하는 영역이 취득된다. 이것은, CPU에 의해 칩(C31 내지 C34)이 소정의 위치에 장착되어 있다고 판정된 것이다. 환언하면, 칩(C31 내지 C34)이 그와 같이 장착되어 있는 것이 CPU에 의해 검출된 것을 의미한다. 즉, 임계치(TH3)를 이용하는 공정(S4)(3회째)에서, 모든 칩(C31 내지 C34)이 소정의 위치에 장착되어 있는 것이 검출된다.
또한, 루프 회수가 2회인 때에, 공정(S2)(4회째)의 처리가 재차 실행된 경우에는, 임계치(TH4)가 이용된다. 이 경우에는, 공정(S3)(4회째)에서, 그림 3(C)의 위로부터 4단째에 도시되어 있는 바와 같이, 칩(C31)에 더하여 칩(C34)의 화상이 너무 작아지기 때문에, CPU는, 칩(31)에 더하여 칩(34)을 검출할 수 없게 된다. 그 한편으로, CPU는, 칩(C32, C33)이 기판(1)에 장착되어 있는 것을 계속 검출할 수 있다. 이 경우에 있어서, 공정(S4)(4회째)에서는, 칩(C31 내지 C34)에 대응하는 구 칩 잠정 존재 영역이, RAM 내에서, 칩(C32, C33)에 대응한 새로운 칩 잠정 존재 영역에 결합된다. 따라서 칩(C31, C34)이 기판(1)에 장착되어 있는 것을 CPU가 검출할 수 없게 된 것은, 이미 취득된 칩 잠정 존재 영역(칩(C31 내지 C34)에 대응하는 영역)에는 영향을 주지 않는다.
다음에, 기판(1)에 장착되어야 할 복수의 칩(2)에 있어서 장착되어 있지 않은 것이 존재하는 경우의 검사 방법이, 그림 4를 참조하여 설명된다. 본 실시예에서는, 그림 1(A) 및 그림 4에 도시되어 있는 바와 같이, 칩(C13)이 기판(1)에 장착되어 있지 않다. 또한, 본 실시예에서는, 여기까지 설명한 바와 같이 그림 5에 도시된 공정(S2) 내지 공정(S6A)까지의 루프에서, 임계치(TH1 내지 TH4)를 순차적으로 이용하여 칩 잠정 존재 영역이 취득된다. 이하, 각 임계치(TH1 내지 TH4)가 이용되는 경우에 있어서의 각 칩(2)의 검출 결과가 설명된다.
우선, 그림 4(C)의 최상단에 도시되어 있는 바와 같이, 임계치(TH1)가 이용되는 경우에는, 칩(C14)이 기판(1)에 장착되어 있는 것을 검출할 수 있다. 또한, 2개의 칩인 칩(C11, C12)이 신호 레벨 ‘1’의 넓은 영역에 포함된다. 따라서 이들 2개의 칩이 기판(1)에 장착되어 있는 것을 검출할 수 없다. 또한, CPU가 인식하고 있는 화상 정보를 사람이 보았다고 하면, 칩(C13)이 장착되어야 했던 영역에서는, 기울어져 있는 칩(C12)의 영향을 받기 때문에, 좌반분(left half)이 밝게 보이는 반면, 칩(C14)의 좌단의 에지부와 기판(1)의 표면과의 사이에서 칩(C14)의 좌측이 칩(C14)의 우측에 비교하여 매우 밝게 보인다. 이로써, 칩(C13)이 장착되어야 했던 영역에서, 좌측이 신호 레벨 ‘1’이, 우측이 신호 레벨 ‘0’이 된다. 따라서 칩(C13)이 기판(1)에 장착되어 있는지의 여부를 검출할 수 없다. 이러한 것에 의해, 임계치(TH1)가 이용되는 경우에 있어서는, 칩 잠정 존재 영역으로서 칩(C14)에 대응하는 영역을 취득할 수 있다.
다음에, 그림 4(C)의 위로부터 2단째에 도시되어 있는 바와 같이, 임계치(TH2)가 이용되는 경우에는, 칩(C14)에 더하여 칩(C11)이 장착되어 있는 것을 검출할 수 있다. 또한, 칩(C12)을 포함하는 넓은 영역에서 신호 레벨은 ‘1’이 되어 있다. 따라서 칩(C12)을 검출할 수 없다. 또한, 칩(C13)이 장착되어야 했던 영역에서는, 신호 레벨이 ‘0’이 되어 있다. 따라서 칩(C13)이 기판(1)에 장착되어 있지 않은 것을 검출할 수 있다. 이러한 것에 의해, 임계치(TH2)가 이용되는 경우에 있어서는, RAM 내에서, 칩 잠정 존재 영역으로서 칩(C11, C14)에 대응하는 영역을 취득할 수 있다. 칩(C11, C14)에 대응하는 칩 잠정 존재 영역이, RAM 내에서, 칩(C14)에 대응하는 구 칩 잠정 존재 영역에 결합된다. 이로써, 칩(C11, C14)에 대응한 새로운 칩 잠정 존재 영역을 취득할 수 있다. 또한, 임계치(TH2)가 이용되는 경우에는, 칩이 기판에 장착되어 있지 않다고 인식된 영역(이하, 칩 잠정 부존재 영역)으로서, 칩(C13)에 대응하는 영역을 취득할 수 있다. 따라서 임계치(TH2)가 이용되는 경우에는, CPU는, 칩(C11, C14)이 기판(1)에 장착되어 있는 것 및 칩(C13)이 기판(1)에 장착되어 있지 않은 것을 검출할 수 있다.
다음에, 그림 4(C)의 위로부터 3단째에 도시되어 있는 바와 같이, 임계치(TH3)가 이용되는 경우에는, 칩(C14)에 더하여 새롭게 칩(C12)이 기판(1)에 장착되어 있는 것을 검출할 수 있다. 또한, 칩(C11)의 화상이 너무 작아지기 때문에, CPU는, 칩(C11)을 검출할 수 없게 된다. 또한, 칩(C13)이 기판(1)에 장착되어 있지 않은 것이 계속 검출되고 있다. 이러한 것에 의해, 임계치(TH3)가 이용되는 경우에 있어서는, CPU는, 칩 잠정 존재 영역으로서 칩(C12, C14)에 대응하는 영역을 취득할 수 있다. 다음에, 칩(C12, C14)에 대응하는 칩 잠정 존재 영역이, RAM 내에서, 칩(C11, C14)에 대응하는 구 칩 잠정 존재 영역에 결합된다. 이로써, 칩(C11, C12, C14)에 대응하는 새로운 칩 잠정 존재 영역을 취득할 수 있다. 또한, 칩 잠정 부존재 영역으로서 취득된 칩(C13)에 대응하는 영역에 대한 변경은 없다. 따라서 임계치(TH3)가 이용되는 경우에 있어서, 칩(C11 내지 C14)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩(2)의 검출 결과의 모두가 갖추어진다.
다음에, 그림 4(C)의 위로부터 4단째에 도시되어 있는 바와 같이, 임계치(TH4)가 이용되는 경우에는, 계속해서 칩(C12)이 장착되어 있는 것을 검출할 수 있다. 그 한편으로, 칩(C11)에 더하여 칩(C14)의 화상이 너무 작아지기 때문에, 칩(C14)을 검출할 수 없게 된다. 다음에, 칩(C12)에 대응하는 칩 잠정 존재 영역이, RAM 내에서, 칩(C11, C12, C14)에 대응하는 구 칩 잠정 존재 영역에 결합된다. 또한, 칩 잠정 부존재 영역으로서 취득된 칩(C13)에 대응하는 영역에 대한 변경은 없다. 따라서 임계치(TH3)를 이용하여 칩(C11 내지 C14)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩(2)의 검출 결과의 모두가 갖추어진 후에서는, 임계치(TH4)를 이용하여 취득된 칩 잠정 존재 영역은, 최종적인 개개의 칩(2)의 검출 결과에 영향을 주지 않는다.
여기까지 설명한 바와 같이, 본 실시예에 의하면, 우선, 기판(1)에 장착된 복수의 칩(2)의 화상 정보가 취득된다. 다음에, 소정의 스텝 값으로 이루어지는 차(difference)를 갖는 복수의 임계치(TH1 내지 TH4)를 순차적으로 이용하여 칩 잠정 존재 영역이 취득된다. 그 후, 그 칩 잠정 존재 영역이 구 칩 잠정 존재 영역에 결합된다. 이로써, 기판(1)에 장착된 복수의 칩(2)의 화상에 있어서, 칩(2)에 의해 반사된 광끼리의 사이에 휘도의 차가 있는 경우에도, 복수의 임계치(TH1 내지 TH4)의 적어도 어느 쪽 하나가 이용된 경우에, 각 칩(2)이 기판(1)에 장착되어 있는지의 여부를 검출할 수 있다. 따라서 새로운 칩 잠정 존재 영역을 구 칩 잠정 존재 영역에 결합함에 의해, 칩(2)의 각각이 소정의 위치에 장착되어 있는지의 여부를 검출할 수 있다. 또한, 각 칩(2)이 기판(1)에 장착될 때마다 칩(2)의 유무 및 자세를 인식하는 방법에 비교하여, 기판(1)에 다수의 칩(2)이 장착되어 있는 경우에 있어서도 칩(2)의 장착 상태의 검사를 단시간에 행할 수 있다.
실시예 2
본 발명의 실시예 2의 전자 부품의 장착 상태의 검사 방법이 그림 2, 그림 4, 그림 6 및 그림 7을 참조하여 설명된다. 그림 6은, 본 실시예의 전자 부품의 장착 상태의 검사 방법을 도시하는 흐름도(플로우 차트)이다. 실시예 1에서는, 루프 수가 소정의 회수에 도달할 때까지, 그림 5에 도시된 공정(S2 내지 S6A)까지의 루프에서의 처리가 반복하여 실행되고 있다. 이에 대해, 본 실시예의 검사 방법은, 복수의 칩(2)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩(2)의 검출 결과의 모두가 갖추어질 때까지, 그림 6에 도시된 공정(S2 내지 S6B)까지를 포함하는 루프를 반복하는 것을 특징으로 하고 있다. 또한, 그림 6에서 공정(S7)은, 그림 5의 공정(S6A)에 대응하는 공정이다.
본 실시예에 의하면, 컴퓨터 내에서, 그림 5에 도시된 공정(S6A)에 대신하여, 그림 6에 도시된 공정(S6B)이 실행되고 있다. 그 공정(S6B)에서는, 복수의 칩(2)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 칩(2)의 검출 결과의 모두가 갖추어져 있는지의 여부가 CPU에 의해 판정된다. 그 후, 공정(S6B)에서, CPU에 의해, ‘복수의 칩(2) 모두의 검출 결과가 갖추어져 있다’고 판정되지 않은 경우(S6B에서 NO)에는, 공정(S7)의 처리가 실행되고, CPU에 의해 ‘복수의 칩(2)의 모두의 검출 결과가 갖추어져 있다’고 판정된 경우(S6B에서 YES)에는, 모든 처리가 종료된다. 이로써, 실시예 1에 비하여, 보다 단시간에, 복수의 칩(2)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩(2)의 검출 결과의 모두가 갖추어진 단계에서, 본 검사를 종료하는 것이 가능해진다. 또한, 실제로 이용하는 전자 부품의 장착 상태의 검사 방법에서는, 도그림6에 도시하는 바와 같이, 공정(S6B)의 다음에 그림 5의 공정(S6A)에 대응하는 공정(S7)이 실행된다. 이것은, 어떠한 이유로 ‘복수의 칩(2)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩(2)의 검출 결과의 모두가 갖추어 졌다’고 판정되지 않는 상태가 계속된 경우에, 검사를 위한 처리가 무한 루프에 빠지는 것을 피하기 위해서다.
이하, 그림 2와 그림 4에 각각 도시되어 있는 경우가 구체적으로 설명된다. 그림 2(C)에 도시되어 있는 경우에는, 우선, CPU는, 임계치(TH1)를 이용하여, 칩 잠정 존재 영역으로서 칩(C34)에 대응하는 영역을 RAM 내에 취득한다.
다음에, CPU는, 임계치(TH2)를 이용하여, 칩 잠정 존재 영역으로서 칩(C31, C34)에 대응하는 영역을 취득함과 함께, 이 칩 잠정 존재 영역을 칩(C34)에 대응하는 구 칩 잠정 존재 영역에 결합한다. 이로써, 새로운 칩 잠정 존재 영역으로서 칩(C31, C34)에 대응하는 영역을 취득할 수 있다. 다음에, CPU는, 임계치(TH3)를 이용하여, RAM 내에서, 칩 잠정 존재 영역으로서 칩(C32, C33, C34)에 대응하는 영역을 취득함과 함께, 이 칩 잠정 존재 영역을 칩(C31, C34)에 대응하는 구 칩 잠정 존재 영역에 결합한다. 이로써, 새로운 칩 잠정 존재 영역으로서 칩(C31 내지 C34)에 대응하는 영역을 취득할 수 있다. 따라서 임계치(TH3)를 이용한 후의 공정(S6B)(3회째)에서, CPU는, 칩(C31 내지 C34)의 각각이 소정의 위치에 장착되어 있다는 검출 결과를 얻을 수 있다.
그림 4(C)에 도시되어 있는 경우에는, 우선, CPU는, 임계치(TH1)를 이용하여, 칩 잠정 존재 영역으로서 칩(C14)에 대응하는 영역을 취득한다. 다음에, CPU는, 임계치(TH2)를 이용하여, RAM 내에서, 칩 잠정 존재 영역으로서 칩(C11, C14)에 대응하는 영역을 취득함과 함께, 이 칩 잠정 존재 영역이 칩(C14)에 대응하는 구 칩 잠정 존재 영역에 결합한다. 이로써, 새로운 칩 잠정 존재 영역으로서 칩(C11, C14)에 대응하는 영역을 취득할 수 있다. 한편으로, CPU는, 칩(C13)에 대응하는 영역을 칩 잠정 부존재 영역으로서 인식한다. 다음에, CPU는, 임계치(TH3)를 이용하여, RAM 내에서, 칩 잠정 존재 영역으로서 칩(C12, C14)에 대응하는 영역을 취득함과 함께, 이 칩 잠정 존재 영역을 칩(C11, C14)에 대응하는 구 칩 잠정 존재 영역에 결합한다. 이로써, RAM 내에서, 새로운 칩 잠정 존재 영역으로서 칩(C11, C12, C14)에 대응하는 영역이 취득된다. 또한, 칩 잠정 부존재 영역으로서 취득된 칩(C13)에 대응하는 영역에 관한 변경은 없다. 따라서 임계치(TH3)를 이용한 후의 공정(S6B)(3회째)에서, 칩(C11 내지 C14)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩(2)의 검출 결과의 모두가 갖추어지게 된다.
여기까지 설명한 바와 같이, 본 실시예에 의하면, 복수의 임계치(TH1 내지 TH4)의 일부만을 이용함에 의해, 칩(C11 내지 C14)의 각각이 소정의 위치에 장착되어 있는지의 여부를 나타내는 개개의 칩(2)의 검출 결과를 갖추는 것이 가능해진다. 따라서 본 실시예에 의하면, 실시예 1에 비교하여, 칩(2)의 장착 상태의 검사를 더욱 단시간에 행하는 것이 가능해진다.
또한, 본 발명의 전자 부품의 장착 상태의 검사 방법은, 프린트 기판의 소정의 위치에 장착(마운트)된 이종의 전자 부품의 장착 상태를 검사할 목적으로 이용될 수 있다. 여기서 말하는 이종의 전자 부품이란, 복수의 베어 칩이라도 좋고, 여기까지 설명된 전자 부품의 복수의 패키지라도 좋고, 또한 이들이 섞여 있어도 좋다. 이들의 이종의 전자 부품에 관해서는, 윗면의 재질, 색, 반사율 등이 각각 다른 경우가 있다. 이 경우에는, 이상적인 상태, 즉 평탄한 프린트 기판에 각 전자 부품이 수평으로 장착된 상태를 상정하여도 복수의 전자 부품이 반사하는 광의 휘도는 당연히 서로 다르기 때문에, 본 발명을 효과적으로 적용할 수 있다.
또한, 여기까지 설명된 각 실시예에서는, 복수의 임계치의 가장 낮은 임계치(TH1)가 최초 루프에서 이용되고, 루프에서의 처리가 1회 종료할 때마다, 이용된 임계치에 소정의 스텝값이 가하여진다. 그로 인해, 임계치(TH1, TH2, TH3, TH4)가, 이 순번으로 서서히 커지고 있다. 그러나 본 발명의 방법은, 이 방법으로 한정되지 않고, 최초에 이용되는 임계치로부터 소정의 스텝 값이 감산되고, 그로 인해, 새로운 임계치가 생성되고, 그들의 임계치가 순차적으로 이용되어도 좋다. 이 경우에는, 최초에 이용되는 임계치의 레벨을 조금 높게 설정하는 것이 바람직하다.
또한, 이용되는 복수의 임계치끼리 사이의 관계는, 반드시 소정의 스텝 값으로 이루어지는 차(등차)를 갖는 관계가 아니라도 좋다. 예를 들면, 취득된 화상 정보의 휘도 분포에 따라, 등차가 아닌 차를 갖는 관계를 수반한 복수의 임계치가 이용되어도 좋다.
