홈   >   Special Report 이 기사의 입력시간 : 2014-05-07 (수) 11:43:20
임베디드 기술 및 전망
임베디드에 의한 시스템 패키징 기술
2014-05  자료출처 : Fraunhofer IZM
목록 크게 작게 인쇄

기본적인 PCB 집적을 넘어서 동일한 기술이 싱글 부품 패키지와 패키지 모듈의 구현에 잠재적인 후보임을 보여줄 것이다. 패키지에 사용되는 임베디드 기술의 확연한 이점은 매우 얇고, 패키지의 평면성이 실현 가능하다는 점이다. 임베디드 기술과 관련한 최신의 연구 및 개발 주제는 모듈러 패키지의 적층, 파워 전자기기용 부품과 시스템의 임베디드이다. 기본 개념과 이러한 개발방향 특성을 자세하게 설명하였다.


PCB의 빌드업 레이어에 능동 및 수동소자를 임베디드시키기 위한 기술적인 방법은 이미 10년 이상 동안 지속되어 왔다. 제조산업계의 이러한 기술들의 적용은 제조업체에 상당한 흥미를 유발하기 충분했고, 최초의 상용제품이 출시되기도 했다. 그러나 여전히 이들 기술들은 향후 발전 대상으로 남아 있다. 주요 관심 분야는 (ⅰ) 임베디드 서브시스템과 이를 이용한 상호접촉을 통한 시스템 모듈화, (ⅱ) 임베디드 전력 전자기기 그리고 (ⅲ) 첨단 재료를 이용한 임베디드이다. 본고에서는 첫 번째, 두 번째에 초점을 두고 설명하고 있다. 임베디드 모듈의 실현은 다른 기술에 비해 꽤 강건한 프로세스이다. 소형 모듈을 위한 이러한 기술들의 프로세스 플로우, 수율 및 도전과제 그리고 파워 패키지를 기술하였다. 프로세스의 특성상 평판 패키지를 구현하였다. 임베디드 소자에서부터 패키지의 상부 및 하부면까지의 전기적 접촉 경로구성은 매우 다양한 패키지 레이아웃 제조로 가능하게 했다. 설계상의 명백한 자유로움은 이들 패키지들을  PoP 적층에 이상적인 후보로 만들었다. 일례로, 서로 다른 레이어 내에 Si 소자가 포함된 적층 모듈과 커패시터들을 지닌 분리 레이어가 구현될 위치를 논의하였다. 중요한 프로세스 단계들, 적층 모듈의 테스트 및 수율은 전자산업계 환경 하의 향후 대규모 제조관점에서 설명하였다.


서문    

전자기기 시스템/서브시스템을 위한 집적 기술은 최근 몇 년 동안 연구 및 개발노력으로 관심을 받고 있다. 디바이스 소형화 및 집적회로 증가는 반도체 디바이스의 외형 사이즈를 줄이는 CMOS 제조 기술에만 국한되어 있는 것이 아니다. 패키징, 배선 및 회로보드 기술 또한 소형화 요구에 직면해 있다. 최종 제품 레이아웃, 제조와 견고함은 전자부품의 패키지와 자체 배선에 크게 의존한다. 최근 이기종(異器種) 집적은 재료와 강력한 전기/전자 메커니즘 시스템을 형성하기 위해 상당히 다른 재질 특성의 부품들을 결합하는 도전과제로 요약되어 왔다. SiP(System in Package) 및 PoP(Package on Package) 개념은 전통적인 패키징 기술에 기반을 둔 첨단 모듈러 시스템에 블록을 빌딩하도록 현재 광범위하게 논의되고 있다. PCB의 에폭시 매트릭스 내로 능동 및 수동소자의 임베디드를 위한 기술과 더불어 최근 몇 년 동안 산업계에서 수용할 수 있는 기술과 관련하여 매우 진화되고 있다. 본고의 초점은 후자의 기술에 초점을 두고 있으며, 기본적인 PCB 집적을 넘어서 동일한 기술이 싱글 부품 패키지와 패키지 모듈의 구현에 잠재적인 후보임을 보여줄 것이다. 패키지에 사용되는 임베디드 기술의 확연한 이점은 매우 얇고, 패키지의 평면성이 실현 가능하다는 것이다. 임베디드 기술과 관련한 최신의 연구 및 개발 주제는 모듈러 패키지의 적층, 파워 전자기기용 부품과 시스템의 임베디드이다. 기본 개념과 이러한 개발방향 특성은 다음 섹션에서 자세하게 설명하였다.


최근 개발사항들       

능동 및 수동 소자의 임베디드를 위한 PCB 기술들은 다음과 같이 일반적으로 2가지 전략으로 구분할 수 있다.

패키지 부품의 임베디드    

매우 보수적인 하나의 방법은 적합한 Cu 와이어링을 가지고 PCB 코어 레이어에 부품을 어셈블리하는 것이다. 부품들은 보드에 납땜되고, 그 이후 폴리머 내로 부품의 적층(lamination)은 회로 보드의 빌드업 레이어를 기반으로 둔다(빌드업 레이어는 순수 에폭시 레진 혹은 글래스 광 메쉬, 둘 중 하나가 에폭시 레진에 함침될 수 있다. 일명 ‘프리프레그’). 부품의 높이를 맞추기 위해 부품을 에워싸는 캐비티를 지닌 적절하게 두꺼운 에폭시 프레프리그 레이어를 사용함으로써 적층이 된다. 실장된 부품들은 일반적으로 패키지되고 임베디딩은 레이어링과 부품을 임베디드함으로써 PCB의 X-Y 사이즈 감소에 큰 역할을 한다(대신 Z-축은 높아진다). 각각의 디자인 규칙에 따르면, 임베디드 부품의 일반적인 신뢰성이 PCB 상에 실장된 부품보다 더 높다.

베어 부품의 임베디드   

더욱 진일보된 방법은 부품들의 임베디드와 배선을 위해 μ-비아 테크놀로지(PCB 내 레이어의 전기적 상호접합 목적으로 레이저 드릴링과 플레이팅)를 이용한 부품의 상호접합이다. 이 방법은 패키지 없는 부품 임베디딩이 목표이다. 가장 바람직한 것은 부품들이 20~50㎛ 두께로 얇아야 하는 것이다. 전통적인 임베디딩보다 더 많은 장점이 분명하게 있다: 능동 소자가 완벽한 패키지 체적의 약 10~20%만 차지하기 때문에, 패키지(베어 다이) 없는 부품의 임베디딩은 낮은 프로파일의 빌드업과 매우 콤팩트한 3D 와이어링 구조를 가능케 한다. 또 다른 이점은 오히려 굳건한 μ-비아로 대체되는 솔더 배선의 완벽한 제거이다. 게다가 베어 칩 배선 와이어링 치수 및 피치의 경우, 더욱 보수적인 방법과 비교하여 더 작아진다.
요약하자면, 베어 다이 임베디딩 방법은 전자기기 시스템의 기능적 밀도를 증가시키려는 흐름과 그 궤를 같이한다. 이들 기술들은 특히 산업계와 연구소의 협력을 통해 발전되어 왔다. 가장 두드러진 예는 IMBERRA社의 임베디드 모듈 보드와 유럽 프로젝트인 ‘HIDING DIES’ 및 ‘HERMES’이다.
Fraunhofer IZM에서 ‘Chip in Polymer’ 테크놀로지가 최근 몇 년 동안 발전되었다. 현재 두 개의 프로세스 차이는 특정 칩 임베디딩 태스트의 초점과 도전과제에 따라 사용되고 있다. 프로세스 플로우 및 이들 2개의 테크놀로지의 장점은 이하에서 논의될 것이다. 양쪽 프로세스의 일반적인 전제조건은 임베디드될 칩 상에서 적절한 접촉 금속화이다. 200㎚ Pb 마감처리된 무전해 Ni(~5㎛), 전해동박 Cu(8~12㎛) 혹은 coined Au 스터드 범프가 사용될 수 있다.

1. Face-Up 프로세스    

‘Face-Up’ 방법의 경우, 다이는 미리 구축된 PCB의 코어에 높은 X-Y 정밀도(± 10㎛)로 결합되었다. 칩의 ‘Face’는 본드 패드를 포함한 측면으로 규정된다. 예를 들면, 이 프로세스 내에서 칩 상의 본드 패드는 다이 본딩 후 노출되었다. 두께 50㎛ 미만의 다이는 다이 어테치 테이프 혹은 인쇄된 접착제 중 하나를 이용하여 보드에 어테치 될 수 있다. 후자는 애플리케이션에 따라 전도성 혹은 비-전도성이 될 수 있다. 그 다음으로 다이가 보드의 빌드업 레이어에 적층된다. 얇은 칩의 경우, 빌드업 레이어는 대개 에폭시 레진으로 코팅된 동박으로 구성된다. 두꺼운 칩의 경우, 높이는 펀칭된 프리프레그 레이어(punched prepreg layers) 내에 내장되도록 맞춰져야만 한다. 동박과 칩의 표면 사이의 20~50㎛ 레진 충진을 초래하도록 임베디딩 레이어는 조정되었다. 적층 이후 μ-비아는 칩 위의 본드 패드에 UV 레이저를 이용하여 구멍이 뚫어졌다. Thumb 법칙에 따라 μ-비아의 종횡비는 약 하나이다. 드릴링 위치는 보드 상의 규정된 피디셜을 참고한다. 그 다음으로 μ-비아는 Cu-전해도금되고 외부 구리 레이어는 Cu-track를 규정하는 구조가 되었다. 보드의 또 다른 프로세싱은 전통적인 PCB 제조 상에서 진행된다. 즉, 또 다른 레이어의 빌드업, 서로 다른 레이어의 전기 배선을 위한 홀 드릴링 및 도금 등이 있다.

‘Face-up’ 프로세스의 특성은 서브스트레이트에 칩의 후면이 접촉하는 것이다. 이 인터페이스는 다양한 기능들을 지원한다: 전기적 후면 접촉, 전도성 혹은 비-전도성 접합을 지닌 열 분산 레이어(즉, 두꺼운 Cu 트레이스 혹은 세라믹).

2. Face Down 프로세스      

‘Face Down’ 프로세스 내에서 칩은 플립칩 본딩 프로세스와 비슷한 박막 구리 시트에 실장된다. 구리 시트는 70㎛ 두께의 Cu-시트 서포트에 고정되어 있는 매우 얇은 필름(2~4㎛)으로 구성된 이중 구조이다. 비 전도성 접착제는 Cu 상에 칩을 충분하게 고정한다. 칩과 구리 시트 간의 전기적 접촉이 가능하지만 꼭 필요한 것은 아니다. 그 다음으로 빌드업 레이어의 에폭시 매트릭스 내로 칩이 적층되었다. 임베디드 이후 Cu 시트를 고정하는 것은 구조물에서 벗겨낸다. 다시 μ-비아는 칩이 붙어있는 패드에 구멍을 낸다. 페이스-업 방법과 비교해 큰 차이는 μ-비아가 Cu 시트에 칩 고정을 위해 사용되었던 접착물을 따라 구멍이 난다는 사실이다. 게다가 붙은 패드와 Cu 시트 사이의 간극이 없거나 혹은 아주 적었다. 그래서 매우 미세한 μ-비아 구멍 뚫기가 가능하다. 얇은 Cu 레이어 때문에 후속 칩은 Cu 구조에서 Semi-Additive build up Process가 적용될 수 있다. 이전의 도금/도금 레지스트를 통한 비아 충진의 경우에는 적용되고, 리소그래피하게 구축되었다. 칩의 Cu track은 도금 레지스터의 홈에 도금되었다. 도금 이후 도금 레지스트는 제거되고 도금 베이스(최초 2~4㎛ Cu)가 식각되었다. 향후 보드의 프로세싱은 일반적인 PCB 제조과정과 동일하게 될 것이다.

요약하면, Face-Down 프로세스는 임베디드 칩에 Cu-track의 매우 미세한 구조를 형성할 수 있는 잠재성을 가지고 있다. 임베디드는 균일한 평판 보드를 이룰 수 있으며, 더 나아가 패널 프로세싱과 빌드업 형태를 조장하거나 혹은 싱글 복합부품 패키지의 수율을 위해 보드에 임베디드 칩이 밀링한다. 결과적으로 패키지들은 평평하게 되고, 이들은 적층에 이용되게 된다.


결론        

QFN 및 BGA 패키지 임베디드      

184 I/O(피치 100㎛)를 지닌 5×5㎜의 테스트 IC가 50㎛ 라인/스페이스 Cu-구조의 Face-Down 방법을 이용하여 임베디드 되었다. 칩 두께는 50㎛이었다. 결과적으로 10×10㎜ 패키지는 140㎛의 두께이고, 400㎛의 피치로 84개가 접촉하였다. 그림 3에서 보는 바와 같이 패키지 레이아웃은 패키지 적층 혹은 단순한 표면 실장기술을 적용하기 쉬운 편이었다.

전력전자 모듈 임베디드    

요청사항은 2개의 전력 부품을 임베디드하는 것과 싱글 레이어에 로직 IC를 임베디드하는 것이다. 이 경우의 문제는 전력전자 애플리케이션용 견고한 Cu track의 실현이고, 동시에 로직 IC 접합을 위한 미세 구조의 요구이다.

고전류 밀집도의 전력전자 애플리케이션의 경우, 대량의 구리 구조가 집적된 PCB 코어는 부품 임베디드용 서브스트레이트로 이용될 수 있다. 서브스트레이트 보드와 같은 예가 그림 5에서 나타내고 있다. 이 타입의 PCB에 칩을 임베디드하는 노력은 현재도 진행형이다.

임베디드 부품 레이어에 모듈 적층          

빌드업 레이어에 임베디드한 이후 부품들은 PCB 기술을 이용하여 적층될 수 있으며, 내부적으로 접촉될 수 있다. 그림 6에서 보여준 예와 같이, 50㎛ 두께의 칩들이 Face-up 방법을 이용하여 개별적인 레이어에 임베디드되었다. 순차적으로 레이어들은 박리되고 도금된 쓰루홀을 이용하여 배선된다. 구현된 총 적층 높이는 700㎛이었다.

그림 7에서는 양쪽 면에 칩을 지닌 양면 코어 보드의 예를 보여주고 있다. 코어는 35㎛ 두께의 FR-4이고, 칩은 양쪽 모두 50㎛ 두께이다. 20㎛ 다이 어테치 필름이 코어에 그들을 붙였다. 칩 전체 레진 두께는 20㎛이다.

 


과제들         

칩과 더 일반적인 부품을 임베디드하는 기술이 상당히 진보하고 있지만, 분류와 도전과제들은 산업계 적용에 필요한 충분한 신뢰성을 구축한 이 기술들을 제공하기 위해서 앞으로 해결되어야만 한다. 임베디드하는 것의 전체 수율과 비용은 산업계 사용자가 여전히 걱정하고 있는 일반적인 주제이다. 이하에서는 수율 문제가 프로세스 체인을 따라 서로 다른 관점에서 나누어질 것이다.

테스트        

확고하게 수립하기 위해 제품 중간 지점의 기능적인 테스트들의 에러를 입증할 수 있는 프로세스가 설정되어야만 한다. 프로세스 편차는 빠른 기술진보를 가능토록 지원하는데 필요하다. PCB 제조에 사용되는 주요 프로세스를 컨트롤하는 현재의 테스트로는 종단면을 통한 시각적인 컨트롤과 X-Ray 마이크로스코프가 있다. 부품들의 어셈블리에 있어서 보드들이 일반적으로 어셈블리 업체들로 발송되기 때문에, PCB 라인의 전기적 테스트가 지속되기에는 극히 제한적이다. 그래서 임베디드 부품과 관련하여 테스트 기술을 넓히려고 노력하는 보드 제조업체에게 또한 매우 의미 있는 일이다. 임베디드되고 접촉된 부품들의 중간 지점 기능테스트는 적층 이전에 예를 들면, 부품의 위치를 검사하기 위해 5㎛ 급의 검출 정도로 구성된 진일보한 광학 검사가 필요하다. 중간 지점 테스트의 경우, 제조 과정 동안 테스트가 가능하도록 적합한 디자인이 고안되어야만 한다. 작업 기술과 노력은 제조환경 내에서 구축되어야만 한다. 과소평가할 수 없는 한 가지 측면은 작업자 요인이다: 부품들이 임베디드된 보드들은 더 높은 가격대를 형성할 것이고, 일부의 경우에 이 점 때문에 작업자들이 임베디드 보드의 프로세싱을 거부할 수도 있다.

디자인과 프로세스 규칙들   

임베디드 분야의 발전은 여전히 진행 중이고 앞으로도 그렇게 될 것이다. 그래서 잠재적인 최종 사용자는 여러 기술을 기반으로 하고 있는 공급업체들의 다양한 프로세스 방법들과 편차에 당황할 수도 있다. 그러나 한정된 숫자의 입증된 디자인과 프로세스 규칙으로 이어지는 잠재적인 프로세스의 고려사항들은 프로세스 내에서 더 높은 신뢰도를 이루는데 도움을 준다. 이러한 규칙들은 순식간에 관심의 초점이 되었다. 일부 예는 전체 크기 보드(610×455㎜)의 치수 안정성이다. 호환성, 가격 및 실장의 정도 그리고 전체 사이즈 패널용 테스트 설비가 현재 다양한 제조업체에 의해 조사되고 있다.

재료들     

고주파(20GHz 및 그 이상의), 의료(임플란트) 및 오토모티브(가혹한 환경: 오일, 열, 습기)와 같은 향후 애플리케이션 분야의 경우 채택된 재료들은 3D 와이어링 구조의 빌드업이 사용될 필요가 있다. 각각의 애플리케이션에서 프로세스들과의 호환성 및 제품의 신뢰성 추구는 여전히 다방면으로 연구되고 있다.


결론    

부품 임베디딩 기술의 발전이 높은 수율을 보장하기 위해서는 다음과 같은 다양한 기술적 요구를 충족시켜야한다.
▶ 임베디드 열 관리
▶ 임베이드 전력 소자
▶ 미세 피치 상호접합
▶ 모듈러 시스템 제조
▶ 적층에 의한 3D 시스템 구현
▶ 애플리케이션 전용 재료의 사용

임베디드 기술발전의 진보는 향후 적용가능성 확대를 위해 여전히 진행되고 있다. 
 
 

[저작권자(c)SG미디어. 무단전재-재배포금지]
목록 크게 작게 인쇄





100자평 쓰기
     
( Byte)
 
미디어정보 | 개인정보취급방침 | 이메일주소 무단수집 거부 | 온라인문의
SG미디어 | 대표이사 : 강희명 | 사업자등록번호 : 119-10-75482
(08639) 서울시 금천구 시흥대로 97 | 전화 : 02-808-7411 팩스 : 02-808-7412
Copyright ⓒ SG미디어 All rights reserved.