전통적인 반도체 설계 한계 뛰어넘어 
 

IBM(www.ibm.com)과 삼성전자(www.samsung.com)는 수직(vertical) 트랜지스터 아키텍처를 활용한 신규 반도체 디자인(VTFET)을 발표했다. 이번 신규 반도체 설계를 바탕으로 나노 공정을 뛰어넘는 혁신이 가능하며, 기존 스케일링 된 핀펫(finFET) 아키텍처 대비 전력 사용량을 최대 85%까지 절감할 수 있다고 밝혔다. 

기존의 트랜지스터는 반도체 표면에 수평으로 배치해 전류가 측면 또는 좌우로 흐를 수 있게 설계됐다. IBM과 삼성전자는 새로운 VTFET(Vertical Transport Field Effect Transistors) 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓아 수직 또는 상하로 전류를 흐르게 하는 데 성공했다.

VTFET 공정은 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있게 하며, 무어의 법칙이 가진 한계를 극복하고 성능을 높이는데 많은 장벽을 해결한다. 아울러 트랜지스터의 접점을 개선해 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원한다. 전반적으로 새로운 공정 기술은 기존 핀펫(finFET) 공정 칩 대비 2배 높은 성능 또는 전력 사용량을 85% 절감할 수 있다.

새로운 VTFET 아키텍처는 ▶ 반도체 성능 확장 ▶ 장수명의 핸드폰 배터리 ▶ 전력 사용량 및 탄소 배출량 절감 ▶ IoT 및 최첨단 기기의 다양한 환경 운용 가능 등의 솔루션으로 활용될 수 있다.