모바일 폼팩터 변화에 따른 패키지 발열 문제

모바일 플랫폼이 소개된 이래로 주요 성장동력 중 하나는 폼팩터의 소형화였다. 확실히, 디바이스의 휴대성은 크기와 무게와 직접적인 관련이 있다. 따라서 모바일 디바이스의 설계에서는 이들 두 가지 매개 변수를 낮추는 데 역점을 두고 있다. 본고의 목표는 시스템 레벨에서의 발열 관리 과제에 초점을 맞추지 않고 있지만, 패키지 레벨에서의 발열 과제에 대한 관계 및 제약 조건을 도출하기 위해 몇 가지 이슈들을 논의할 것이다. 모바일 플랫폼의 시스템 레벨에서 가장 중요한 발열 문제 중 하나는 외부 표면 온도 관리와 관련이 있다. 디바이스에서 이 범주는 손으로 잡을 수 있게끔 하는 것이기에, 사용자의 편의를 유지하기 위해 표면 온도를 특정 임계 값 이하로 유지하는 것이 중요하다.

모바일 플랫폼은 반도체 패키지 폼팩터의 크기 변화에 중대한 역할을 하고 있다. 다이 면적 몇 배의 크기에서 다이에 가까운 크기로 줄어들게 했다. 더욱 어렵게 만드는 점은 일반적이었던 1~3mm의 패키지 두께가 0.40mm 미만으로 줄어들었다는 것이다. 모바일 업종에서, 전체 크기의 소형화는 패키지 디자인 진화의 동력이 되었다. 패키지 소형화는 자체 발열 퍼포먼스 측면에서 확실한 대가를 치러왔다. 전력 및 접지면과 멀티 레이어의 트레이스로 이용되었던 동박이 줄어든 레이어에 빌트인되는 상당히 미세한 트레이스로 대체되었다. 다이로부터 발열 확산을 증진하는 데 도움이 되었던 이전의 몸체 크기는 발열 흐름의 경우, 패키지의 상단(다이 바로 위) 혹은 하단(다이 아래)으로 빼내는 2개의 옵션만이 남게 되었다. 전력 효율성 측면에서 칩 아키텍처의 개선은 패키지 레벨에서의 발열 증강에 유용한 몇 안 되는 옵션 중 하나이다.

게다가 발열 증강은 시스템 레벨에서 초점이 맞춰져야만 하는데, 여기에 가장 큰 기회가 있기 때문이다. 많은 논문이 시스템 레벨과 연관 지어 발열 문제에 초점을 맞추고 있지만 이러한 제약을 패키지 레벨에서의 문제로 변환한 보고서는 거의 없다. 이 연구는 모바일 플랫폼의 역사적 진화와 패키징 발열 문제에 미치는 영향을 조사한다. 모바일 업종에 최적화된 패키지를 평가하는 메트릭도 논의한다.

모바일 플랫폼이 소개된 이래로 주요 성장동력 중 하나는 폼팩터의 소형화였다. 확실히, 디바이스의 휴대성은 크기와 무게와 직접적인 관련이 있다. 따라서 모바일 디바이스의 설계에서는 이들 두 가지 매개 변수를 낮추는 데 역점을 두고 있다. 초창기 대부분의 모바일 기기의 기능은 상당히 제한적이었다. 휴대전화는 전화를 걸고 받을 수만 있었으며 호출기는 문자 메시지의 초기 형태였다. 제한된 기능으로 인해 연산 요구가 낮았고, 만약 있다고 하더라고 발열 문제는 매우 적었다. 기술이 발전하여 배터리 수명과 에너지 밀도가 개선됨에 따라 더 많은 기능이 필연적으로 디바이스에 추가되었다. 연산 성능에 관한 수요 증가는 궁극적으로 모바일 플랫폼에서 발생하는 발열 문제로 이어졌다. 한때 다중 연산력이 가능하도록 지원했던 패키징 공정에서는 새로운 휴대용 디바이스에서 필요한 제한된 폼팩터를 대응하지 못하기도 했다. 본고에서는 최신 모바일 플랫폼이 나타내는 제약으로 인한 패키징 발열 문제에 대해 설명한다.

본고의 목표는 시스템 레벨에서의 발열 관리 과제에 초점을 맞추지 않고 있지만, 패키지 레벨에서의 발열 과제에 대한 관계 및 제약 조건을 도출하기 위해 몇 가지 이슈들을 논의할 것이다. 모바일 플랫폼의 시스템 레벨에서 가장 중요한 발열 문제 중 하나는 외부 표면 온도 관리와 관련이 있다. 디바이스에서 이 범주는 손으로 잡을 수 있게끔 하는 것이기에, 사용자의 편의를 유지하기 위해 표면 온도를 특정 임계 값 이하로 유지하는 것이 중요하다.

Chiriac[3]과 Wagner[6]는 표면 온도 분포 측면에서 모바일 플랫폼의 열효율을 특성화하는 비슷한 방법을 제시하였다. Chiriac[3]은 발열 설계의 효과를 비교하는 데 필요한 성능 지수로 사용할 수 있는 발열확산계수(CTS, Coefficient of Thermal Spreading)인 무차원 파라미터를 정의했다. 파라미터는 최대 표면 온도와 관계가 있는 평균 표면 온도의 함수이다. 발열에 이상적인 설계에는 외부 핫스팟이 없어야 하며, 표면 온도는 등온이 되어야 한다. 그림 1에서는 자체 CPU를 load하기 위해 벤치마크 테스트를 받고 있는 최신 스마트폰의 발열 화상 이미지를 보여주고 있다. 디바이스의 뒷면에서 응용 프로세서의 위치 위에 중요한 핫스팟이 있음을 볼 수 있다.

자연 대류 조건에서 등온 표면 온도를 가정할 때 모바일 디바이스가 달성할 수 있는 최대 지속 전력은 표면적 및 표면 방사율과 직접적인 관련이 있다. 그림 2는 외형 치수에 기준을 둔 다양한 최신 모바일 디바이스의 이론적인 최대 전력 손실을 보여주고 있다. 이 값은 표면 온도가 확실히 등온이 아니기 때문에 실제 디바이스의 최대 지속 전력을 지나치게 과대평가될 수 있다.

패키지 레벨에서 전도를 통한 발열 확산은 효과적인 발열 관리의 주요 메커니즘이다. 크기 제약이 없으며, 고정된 열원(실리콘 다이) 크기일 때, 최적의 패키지 설계에는 해당 열원보다 훨씬 더 큰 풋프린트를 가지며 고(高) 전도성 재료 함량을 최대화하도록 구성되고 있다. 반대로 말하자면, 패키지 설계에서 최소한 열원이 풋프린트와 동일해야 한다. 이 경우에는 어떠한 발열 확산 이점을 주지 않는다. 풋프린트 크기와 함께 중요한 점은 패키지의 through-plane resistance(패키지의 상단 또는 하단을 관통해 확산 방향을 수직 방향으로 만드는 것)를 고려하는 것이다. 이는 열이 PCB 또는 방열판으로 흐르는 방향을 의미한다. BGA 패키지 라미네이트에서, 패키지 하단의 through-plane resistance는 빌드업 레이어 두께, 동박 밀도, 비아 밀도/기하학 및 확산 저항 자체의 함수가 된다.

휴대전화가 일반 소비자들 사이에서 인기를 얻게 된 시기는 1990년대 후반이었다. 휴대전화가 진정으로 포켓-크기로 변화된 시점이었다. 포켓-크기의 핸드헬드 폼팩터는 오늘날의 최신 스마트폰까지 이어지고 있다. 휴대전화 설계에서 주요 과제는 이러한 기계적 스택업의 최적화이다.[1] 초창기 포켓-크기의 휴대전화는 두께가 20~30mm였지만, 최신 스마트폰은 10mm 미만이다(그림 3 참조). 이러한 변화를 이끈 주요 동력은 디스플레이 크기와 배터리 크기였다. 디스플레이 기술이 발전하고 비용이 절감됨에 따라 대형 컬러 디스플레이가 표준 제품이 되었다. 대형 디스플레이가 더 많은 부분을 차지하여 휴대전화의 내부 회로를 재배치해야 했고 부품을 디스플레이 후면으로 이동해야 만 했다. 이러한 구조는 전체 두께에 더 많은 부담을 주었다.

초창기 휴대전화는 탈부착식 외장 배터리를 사용했다. 이러한 구조는 전자부품의 내부 설계를 제한하지 않았다. 최신 스마트폰에서 배터리는 디바이스 내부에 내장되어 있으며 내부 면적의 많은 부분을 차지한다. 이로 인해 다른 모든 전자부품에게 매우 제한적인 공간만을 남겨 두었다. 최신 스마트폰의 로직 보드는 일반적으로 내부 영역의 약 25%만 차지한다. 배터리는 내부 영역의 약 40%를 차지하고, 다양한 부품과 센서가 나머지 35%를 차지한다(그림 4 참조). 배터리 기술은 첫 휴대전화 이후 진일보를 거듭하고 있지만, 장수명에 대한 수요가 증가함에 따라 배터리 크기는 여전히 디바이스의 폼팩터를 결정하는 주요 인자가 되었다.

휴대전화의 특색과 성능이 확대됨에 따라, 최신 프리미엄 스마트폰에는 많은 수의 패키지와 집적 회로(IC)로 가득 차게 되었다(그림 5 참조). PCB의 많은 영역을 차지하는 다수의 패키지는 개별 패키지 풋프린트에 추가적인 제약사항이 되었다. 전체 패키지 비용을 최소로 유지하는 것은 제조업체의 기기 수익성과 소비자의 경제성을 위해 매우 중요하다. 저비용 패키징 솔루션의 성장으로 제조업체는 수년 전에는 불가능했을 기술을 구현할 수 있게 되었다. WLCSP(Wafer Level Chip Scale Package)와 같은 웨이퍼 레벨 패키지 기술은 저비용, 소형 풋프린트 및 많은 I/O 수라는 확실한 이점으로 매우 선호되고 있다. 스마트폰의 총 패키지 수는 꾸준히 증가했지만 앞서 언급한 이점으로 인해 WLCSP로 구성된 패키지 비율도 증가했다(그림 5 참조).

그림 6은 애플리케이션 프로세서를 관통한 최신 프리미엄 스마트폰의 단면을 보여주고 있다. 디바이스의 전체 두께는 10mm 미만이다. 기계적 스택업의 단면은 알루미늄 바디의 두께가 >1mm이고, 로직 보드는 >1~2mm, 디스플레이 및 터치스크린이 >3~4mm, 그리고 약 1mm 두께의 응용 프로세서로 구성되어 있다. 나머지 부문은 기계적 공차와 에어 갭이었다. 스택업 내에 공기 보이드가 거의 없어서 능동형 냉각 솔루션(공기 이동기)의 적용 가능성이 낮음을 확실히 알 수 있었다. 또한 패키지에 심각한 두께 제약이 있음이 명백했다.

로직 보드는 고 종횡비(high aspect ratio)의 길고 좁은 형태를 보이는 것이 일반적이다. 가장 넓은 보드는 일반적으로 보드에서 가장 큰 패키지인 응용 프로세서의 너비와 거의 같았다. 또한 이러한 보드는 고밀도 동박의 높은 레이어 수를 가지고 있는 것이 특징이다(그림 7 및 그림 8 참조). 열이 3개의 측면 방향으로만 흐를 수 있기 때문에 너비는 응용 프로세서의 발열 분산을 심각하게 방해한다. 그러나 기판의 패키지 아래에 있는 고밀도 비아(그림 7 참조)는 많은 동박 플레인 레이어에 발열을 전달하는 데 도움이 될 수 있다.

거의 모든 애플리케이션에서 패키지 설계의 주요 원동력은 비용과 크기이다. 모바일 플랫폼에서 이들은 매우 중요한 요인들이다. 이전 섹션에서 언급한 바와 같이, 패키지 전용 내부 공간의 여유가 줄어들면서 패키지의 물리적 설계에 큰 부담을 안겨주고 있다. 모바일 업종을 동력을 삼아 패키징 기술은 칩스케일 레벨로 꾸준히 발전해 왔다. 몸체 크기 또는 풋프린트는 실리콘 칩이 포함된 면적과 거의 같아졌다. 그림 9에서 이를 보여주고 있다.

풋프린트가 더 작아지는 동시에 I/O 요구는 더 커지고 있다. 패키지의 핵심 목적이 실리콘 칩에서 전력과 신호를 재분배하는 것이므로 I/O 수는 패키지 설계의 또 다른 핵심 인자이다. I/O 밀도가 높을수록 필연적으로 더 미세한 트레이스와 더 얇은 레이어가 필요하다. 더 높은 작동 주파수와 신호 무결성 요구 사항도 패키지 기판 기술의 발전을 결정하고 있다.

전통적으로 라미네이트 빌드업 기술은 I/O 수가 많은 와이어본드 및 플립칩 패키지를 위한 기본적인 기판 기술이었다. 그러나 이 기술은 제조 한계로 인해 최소 피처 크기 측면에서 한계에 도달했다. 이러한 병목현상에 대응하여 웨이퍼 레벨 빌드업 기술이 개발되어 훨씬 더 높은 밀도의 설계 가능성으로 훨씬 더 작은 피처 크기를 생성할 수 있게 되었다. 이전 섹션에서 논의했듯이 웨이퍼 빌드업 기술의 한 예인 WLCSP는 모바일 플랫폼에서 인기가 엄청나게 늘어나고 있다.

CSP(chip scale package)에서 다이가 본체 크기와 같아지면서(혹은 거의 같거나), 내부 발열 확산이 제한되었다. 전도성 발열 흐름 방향에 있어서 패키지 상단 혹은 패키지 하단을 관통하는 2가지 기본 옵션만 사용할 수 있다. 역으로, 높은 발열 확산 성능의 패키지는 몸체 크기보다 훨씬 작은 다이 크기를 가지고 있다. 이는 가능한 가장 높은 발열 확산 이점을 제공한다. 이 범주의 패키지는 기판, 리드(lid) 및 동박 다이 패드 내에 두꺼운 동박 플레인을 가질 수 있다. 칩 스케일 패키징에서는 본질적으로 이러한 확산 이점을 누릴 수 없다.

기존의 많은 라미네이트 BGA 패키지는 높은 through-plane thermal resistance로 인해 어려움을 겪을 수 있다. 일반적으로 열전도율이 낮은 유전체 빌드업 재료를 사용하는 라미네이트 기판에서 through-plane resistance의 주요 요인은 비아의 존재와 양이다. 칩 스케일 크기 관점에서 접근하는 패키지 기술은 풋프린트가 줄어드니까 전체 두께도 얇아진다. 이는 결국, 라미네이트에 박형 유전체 빌드업을 초래하고, 궁극적으로 through-plane resistance가 낮아진다. 극한의 칩 스케일 패키징은 WLCSP(Wafer Level Chip Scale Package)이다. 발열 발생 부품(실리콘 다이)이 패키지 본체를 구성하므로 패키지 레벨에서 발열이 확산될 가능성이 없다. 또한 이러한 패키지는 일반적으로 얇은 재분배 레이어가 하나뿐이므로 through-plane resistance이 매우 낮다. 앰코의 SWIFTⓇ (Silicon Wafer Integrated Fan-out Technology)와 같은 다른 웨이퍼 빌드업 기술에는 얇은 고밀도 동박 빌드업 레이어와 매우 낮은 평면 통과 저항을 제공하는 마이크로 비아가 포함되어 있다.

패키지에 존재하는 열 흐름 경로는 패키지의 실제 애플리케이션 구성에 따라 달라진다. 패키지 상단에 방열판이나 발열 상호작용 없이 패키지를 PCB에 장착하면 일반적으로 대부분의 발열이 PCB에서 소산된다. 발열 전도는 패키지 상단에 존재하는 대류 및 복사열에 비해 훨씬 더 효과적인 열 흐름 경로를 의미한다. 이전 섹션에서 논의한 바와 같이, 일반적인 로직 보드는 가장 넓은 경우 일반적으로 애플리케이션 프로세서 패키지 자체의 너비와 거의 동일하므로 열 흐름을 두 개의 측면 방향으로만 제한한다.

반대로, 패키지가 PCB 반대쪽에 방열 메커니즘으로 인터페이스되면 발열도 이 방향으로 소산된다. 방열 메커니즘의 효율성에 따라 대부분의 발열은 이 방향으로 패키지에서 끌어 온다. 방열 메커니즘은 핀이 있는 방열판에서부터 디바이스 섀시 또는 패키지를 연결하는 열전도율 높은 부품에 이르기까지 다양하다. 시스템 레벨에서의 발열 관리 솔루션은 패키지의 열을 방출하는 가장 효과적인 방향으로 패키지 설계를 주도해야 한다.

다행히도 대부분 지속적인 최대 전력 구동이 일반적으로 요구되지 않는다. 대신에 필요할 때 짧은 시간 동안 여러 코어에 걸쳐 연산 버스트를 사용한다. 이러한 사이클 동안 패키지가 열 서지를 얼마나 효율적으로 관리할 수 있는지는 도달할 수 있는 최대 듀티 사이클(maximum duty cycle)과 온도에 달려있다. 그림 10은 각각 동일한 다이 크기와 전력 손실을 고려할 때 다양한 패키지 유형의 과도 온도 응답을 보여주고 있다. 본체 크기 및 구조와 같은 다른 설계 파라미터는 패키지 사양에서 일반적이다.

WLCSP와 같이 열 질량이 낮은 패키지는 더 큰 패키지에 비해 온도가 더 빠르게 상승하는 것으로 볼 수 있다. 큰 동박 리드(lid)가 있는 FCBGA는 열 커패시턴스가 가장 높기 때문에 다이 온도가 가장 느리게 반응한다. 두 개의 서로 다른 패키지의 정상 상태 온도는 상대적으로 가까울 수 있지만 과도 응답 곡선은 상당히 다양하여 듀티 사이클 성능이 크게 다를 수 있다. 이는 시간의 경과에 따라 열이 전파되는 형상 및 재료 특성의 기능과 관계가 있다. 온도 변화율은 그 순간에 열이 전파되는 재료의 특정 온도와 밀도에 따라 달라진다. 따라서 시간에 따라 온도 변화비율이 달라질 것으로 예상된다.

열시정수(thermal time constant)는 패키지의 과도한 퍼포먼스를 평가하는데 사용되는 측정법이다. 그림 10에서 이를 잘 설명하고 있다. 열시정수는 패키지가 최종 점근 온도(final asymptotic temperature)의 약 63.2%인 1-1/e에 도달하는 데 필요한 시간과 같다.

열시정수는 패키지 자체만이 아니라 경계 조건(boundary condition)에 크게 의존한다. 여기에는 마더보드 설계, 인클로저 및 주변 조건이 포함되어 있지만 이들 파라미터에 국한되지 않는다. 따라서 수치를 비교할 때 정확히 동일한 조건의 패키지만 고려하는 것이 중요하다. 그림 11에서는 낮은 열 질량의 CSP가 열 커패시턴스에 단점이 있음을 보여주고 있다. 높은 열시정수는 더 큰 듀티 사이클 ‘On’ 시간을 가능하게 한다. 원하는 전력 요구사항에 대해 패키지의 시상수(time constant)가 충분히 높으면 디바이스는 이론적으로 온도 제한을 초과하지 않고 100% 듀티 사이클을 달성할 수 있다.

패키지 박형화 추세는 필연적으로 실리콘 칩 자체의 박형화로 이어진다. 패키지 레벨에서 다양한 발열 문제가 나타난다. 상대적으로 높은 열전도율을 가진 실리콘은 칩의 파워맵(power map) 설계시 핫스팟으로 인한 발열 확산에 매우 효과적이다. 멀티코어뿐만 아니라 시스템온칩(SoC) 아키텍처는 실리콘 영역 전반에 걸쳐 전력 밀도에 상당한 변화를 나타낼 수 있다. 발열을 효과적으로 분산시킬 수 없기 때문에 핫스팟 문제는 얇은 실리콘 두께에서 더 많이 발생한다.

첨단 패키지 기술에서는 100㎛~50㎛ 두께의 실리콘을 사용하고 있다. 두꺼운 실리콘의 확산 장점이 없다면, 핫스팟을 누그러뜨리는 것이 훨씬 더 어려울 것이다. 그림 12는 주어진 온도 한계치를 유지하는 데 필요한 최대 전력의 실리콘 박막화 효과를 보여주고 있다. 프로세서에서 구동되는 싱글 코어를 나타내기 위해 다이 가장자리 근처에 싱글 핫스팟에 대한 유한요소분석(FEA) 소프트웨어를 사용하여 FCBGA 패키지를 시연하였다. 775㎛ 두께의 실리콘 다이를 고려했을 때 50㎛로 얇게 만들면 핫스팟(코어)에서 소실될 수 있는 최대 전력이 거의 65% 감소했다.

실리콘 두께는 또한 패키지의 과도 응답(transient performance)에 영향을 미친다. 실리콘이 두꺼울수록 짧은 시간에 일시적인 전력 펄스를 흡수하는 열 커패시턴스가 높아진다. 그림 13은 다이 두께가 샘플 패키지의 패키지 과도 온도 응답에 미치는 영향을 보여주고 있다.

초기에는 얇아진 실리콘의 낮은 열 커패시턴스로 인해 온도가 훨씬 더 빠른 속도로 상승하였다. 나중에 열이 실리콘을 넘어 전파되면서 곡선 사이의 온도 차이가 안정화되는 것을 볼 수 있었다. 극단(775㎛과 50㎛)적인 상황에서의 데이터를 비교해 보면, 얇은 실리콘이 두꺼운 실리콘보다 약 50% 더 빨리 20℃에 도달했음을 알 수 있었다.

이전 섹션에서 설명한 과도 특성(transient property) 외에도 모바일 애플리케이션용 패키지를 선정할 때 고려해야 하는 또 다른 특성이 있다. 모바일 디바이스에서 패키지의 가장 중요한 요소 중 일부는 비용, 크기, I/O 수 그리고 발열 성능이다. 이러한 요소들 사이에는 확실히 상충 관계가 있으며 패키지의 의도된 애플리케이션 목적을 달성하려면 균형을 이루어야 한다. 패키지를 설계할 때 직면하게 되는 초기 병목현상은 비용과 I/O 수이다. 의도한 설계의 I/O가 충분하지 않거나 비용 효율적으로 제조할 수 없는 경우 디바이스를 구동할 수 없다.

최종 사용자 환경에서 패키지 발열 퍼포먼스을 예측하는 것은 간단치 않다. 최종 사용자 애플리케이션에서 패키지의 발열 퍼포먼스을 정확하게 예측하려면 모든 부품, 재료, 전력 손실 그리고 발열 작동에 대한 자세한 이해가 필요하다[5]. 이러한 정보는 얻기 어렵고 광범위하게 다양하기 때문에 패키지 성능과 최적화를 비교하기 위해 발열 특성화 측정법을 사용해야 한다. 패키지는 데이터시트의 열 저항과 비교하여 종종 다르게 구동할 것으로 예상해야 한다.

패키지 발열 퍼포먼스는 접합 또는 다이에서 발생하는 다양한 발열 흐름 경로를 나타내는 열 저항의 표준 메트릭을 사용하여 특성화할 수 있다. 이러한 메트릭을 표준화하기 위해 JEDEC 표준 JESD51 문서 시리즈[10]의 지침을 사용하여 측정된다. Junction-to-ambient(ΘJA)(JESD51-2A), junction-to-board(ΘJB)(JESD51-8) 및 junction-to-case(ΘJC), 열 저항은 패키지에서 특정 경로를 따라 흐르는 열을 의미한다. ΘJB는 일반적으로 휴대전화 영역에서 패키지를 특성화하는데 선호된다. 패키지는 일반적으로 상단 표면에 외부 방열판이 없어서 대부분의 발열이 마더보드로 전달되기 때문이다. 더 큰 모바일 플랫폼과 같이 외부 방열판이 있는 경우에는 일반적으로 ΘJC가 더 유용한 메트릭이다. Junction-to-board 또는 junction-to-case 저항 자체만으로는 패키지가 처리할 수 있는 최대 전력 손실에 대한 통찰력을 제공하지 않는다. 다시 말하지만, 이는 패키지의 환경, 마운트 된 PCB 유형, 인클로저 및 구현된 방열 구성 요소에 따라 크게 달라진다.

모바일 업종의 패키지에 중요한 설계 고려사항은 I/O 수, 패키지가 지원할 수 있는 연결 수이다. 패키징 기술의 최근 추세는 패키지 풋프린트를 줄이면서 I/O 수를 늘리는 것이다. 패키지에서 미세 피치 인터커넥션을 지원하기 위해 높은 I/O 밀도가 필요하고, 이러한 고밀도를 구현하기 위해서는 보드 레벨의 첨단 제조 기술이 뒷받침되어야 한다. 복잡한 IC가 탑재되는 모바일 애플리케이션의 경우, 이상적인 패키지는 대량의 I/O 수, 낮은 junction-to-board 열 저항 그리고 적은 풋프린트이다. 다이 크기와 전력 손실을 고정한 상태에서 ΘJB와 다양한 패키지의 풋프린트 면적의 관계를 그림 14에서 보여주고 있다. I/O 수 및 패키지 풋프린트의 함수에 따라, 높은 I/O 밀도는 모바일 업종의 패키지에 적합하다. 이상적인 패키지는 높은 I/O 밀도와 함께 낮은 junction-to-board 저항을 가질 것이다(그림 15 참조). 이러한 파라미터는 총 전력 손실을 이해하는 것과 함께 모바일 애플리케이션용 패키지를 평가하는 데 사용해야 한다.

패키지 크기가 칩 단위로 진화함에 따라 지오메트리 및 재료 속성 측면에서 패키지 레벨의 발열 증대 기회가 줄어들었다. 앞의 섹션에서 논의한 바와 같이, 몸체 대 실리콘 크기 비율이 높을 때, 즉 몸체가 실리콘 다이보다 훨씬 클 경우 실리콘에서 발열 확산을 개선할 수 있는 가장 좋은 기회가 있다. 다양한 방법을 적용하여 실현할 수 있다. 히트스프레더(lid), 높은 열전도율 몰드 컴파운드(오버 몰딩된 패키지용) 및 늘어난 내부 금속 플레인 두께 등의 일반적인 방법이 포함되지만, 이에 국한되지 않는다. 그런데 몸체 대 다이 비율이 줄어듦에 따라 이러한 마법들의 효과는 0으로 떨어졌다. 다이 크기가 본체 크기와 거의 같으면 열을 확산시킬 곳이 없기에 히트 스프레더는 이점이 없다. 몸체 대 다이 비율이 유사하고, 전체 패키지 두께가 클 때 발열 증강에 가장 큰 여유가 있다.

발열 증강 기회의 마진이 반드시 최상의 발열 디자인으로 전환된다는 것은 아니다. 발열 증강 마진은 단순히 원래 상태에 비해 용량이 더 높다는 것을 의미한다. 예를 들어, 다이가 본체의 크기와 거의 동일한 칩 스케일 라미네이트 BGA 패키지에서 두꺼운 4-레이어 라미네이트 빌드업은 얇은 2-레이어 빌드업에 비해 발열 증강 기회가 더 많다. 그러나 얇은 2-레이어 빌드업 패키지는 줄어든 층 수와 재질 두께로 인해 다이에서 BGA까지의 열 저항이 적기 때문에 궁극적으로 4-레이어 구성에 비해 더 나은 발열 퍼포먼스를 갖게 된다. 따라서 발열 증강을 위한 여지는 거의 없지만 패키지의 설계 또는 구성 자체가 최적의 발열 설계를 할 수 있다. 그림 16은 칩 스케일에 따른 다양한 패키지 샘플의 발열 증강 마진 기회를 보여주고 있다.

그림 16의 수치는 일반적인 상태에서 특정 패키지 크기에 상대적이며 본체 크기, 다이 크기 및 기타 지오메트리 특성에 따라 달라진다. 차트에서 수치가 1이면, 패키지 설계에 발열 증강 기회가 없음을 의미한다. 이 메트릭은 사용 가능한 모든 개선 옵션이 있는 완전히 열적으로 강화된 구성과 표준 패키지 구성을 비교하여 얻었다. 그림 16의 웨이퍼 레벨 패키지는 (1) 실리콘이 본체 크기와 동일하여 발열을 확산시킬 기회가 없으며, (2) 실리콘에 직접 부착할 수 있는 인터커넥트가 있는 경우, 이 경로를 따라 열 저항이 이미 매우 낮기에 발열 증강 기회가 없었다.

동기식 설계에서 응용 프로세서와 통신 프로세서는 특히 낮은 공급 전압에서 스위칭 전력 손실과 누출 전력 손실로 인해 주로 전력을 소산한다. 스위칭 전력 손실은 정전 용량, 주파수 및 공급 전압의 제곱의 함수이다. 따라서 전력 손실은 정전 용량 및 주파수보다 전압 변화에 더 민감하다. 누설로 인한 전력 손실은 실리콘 자체 내의 누설 전류에 의해 발생하며 동적 및 정적 구성 요소로 구성된다. 트랜지스터 크기가 계속 감소하면 누설 전류로 인한 전력 손실이 늘어난다.[4]

거의 모든 고출력 프로세서가 장시간 동안 최대 전력 소모를 유지해야 하는 업종은 모바일 이외에는 없다. 하지만 대부분의 모바일에서도 이 시나리오가 적용되지는 않는다. 대신에 작업 부하와 전력 소산은 매우 동적이므로 온도 솔루션은 최대 전력 소모가 아닌 평균에 집중할 수 있다.[7] 현대 스마트폰의 고성능 애플리케이션 프로세서는 멀티 스레드 및 효율성 이점을 제공하는 멀티 코어 아키텍처로 구현된다. Donald[8]은 온도 관리 개선을 위해 멀티 코어 프로세서의 분산 설계를 활용하는 다양한 방법을 시연했다. 연구 결과에 따르면 온도 인지 코어 마이그레이션 방법은 핫스팟 밸런싱을 통해 성능을 크게 향상시킬 수 있었다.[8]

프로세서에 대한 가장 기본적인 동적 온도 관리 기술 중 하나는 클록 게이팅으로 알려져 있다.[7] 프로세서가 임계 온도에 도달하면 온도가 특정 임계 값 아래로 떨어질 때까지 동적 동작을 일시 중단한다. 그러나 이것은 컴퓨팅 전력을 비활성화하여 사용자 경험을 희생한다. AVFS(Adaptive Voltage and Frequency Scaling)는 전력 손실을 줄이는 또 다른 일반적인 방법이다. AVFS는 현재 워크로드 수요에 따라 전압과 주파수를 동적으로 조정하여 디바이스의 전력 효율성을 크게 향상시킨다.

다른 전력 관리 기술에는 동적 주파수 스케일링(DFS), 동적 전압 스케일링(DVS), 다중 공급 전압(MSV) 및 전원 공급 차단(PSO, 누설 전력 손실 감소)이 포함된다.[4] 그림 17에서는 최신 스마트폰의 응용 프로세서 벤치마크 테스트에서 얻은 전력 조절 기술을 보여주고 있다. 전화기를 분해하고 응용 프로세서를 포함한 특정 위치에 온도 센서를 장착한 다음에 원래 기능으로 다시 조립했다. 이를 통해 내부 부품의 온도 측정을 수행하면서 전화기의 정상적인 작동이 가능해졌다. 전력 조절은 특정 온도 임계 값에 도달했을 때를 관찰하였다. 이 시점에서 전력 및 성능이 줄어들고, 온도가 온도 제한선 미만으로 성공적으로 유지될 수 있었다.[9]

이 섹션의 목표는 시스템 레벨에서 온도 상승 가능성을 평가하는 것이 아니고, 앞서 언급한 패키지 레벨 온도 문제를 향상시키기 위해 가장 일반적이고 유망한 옵션 중 일부에 대해 논의이다. 디바이스의 배터리 크기가 계속 커짐에 따라 마더보드 크기가 계속 축소되고 있다. 최신 스마트 폰의 마더보드에는 일반적으로 고밀도의 동박이 포함되어 있지만, 효과적인 온도 관리를 위해 새로운 발열 흐름 경로를 고려해야 한다. 모바일 플랫폼은 슬림한 디자인을 선호하기 때문에 사용 가능한 내부 용량을 고려할 때 능동형 냉각 솔루션(active cooling solutions) 적용은 거의 불가능하다. 또한 이러한 제한된 공기량으로 인해 자연 대류 효과는 거의 무시할 수 있다. 따라서 대부분의 모바일 플랫폼은 수동형 냉각이 적용되며, 이 방식을 개선하는 것은 주로 발열 확산을 개선하여 이뤄지고 있다.[12] 발열 관리를 위한 새로운 기술에는 열분해 흑연 시트와 같은 발열 확산 재료의 구현이 포함된다. 얇은 시트로 제조된 재료의 이방성 결정 구조(anisotropic crystal structure)는 플레인에서 매우 높은 열전도율을 제공한다.

Xiong et al.[11]은 모바일 플랫폼에서 425W/m*K ~ 1000W/m*K의 열전도율을 보유한 얇은 흑연 히트 스프레더의 성능을 조사했다. 기존의 구리 히트 스프레더와 비교했을 때 외부 표면의 핫스팟 완화에 상당한 개선을 보여 최대 온도가 35% 이상 낮았다. 히트 파이프는 일반적으로 랩톱 및 태블릿과 같은 대형 모바일 플랫폼에서 발견되지만 최근 해당 제품의 소형화로 인해 스마트 폰에도 구현되었다(그림 18 참조). 발열 관리를 위한 다른 첨단기술에는 과도한 온도 스파이크 현상을 완화하기 위해 모바일 플랫폼에서 상변화물질(phase change materials, PCM)를 사용하는 것이 포함되고 있다. 상변화물질은 전체적으로 최대 전력 손실을 크게 늘리지는 않지만, 패키지 과도주기를 개선한다. Scott[15]은 상변화물질이 정상 조건에 비해 최대 온도 한계까지 시간을 거의 2배 지연시킬 수 있음을 보여주었다.

휴대전화 폼팩터를 줄이는 동시에 기능을 늘려야 한다는 압박이 강해짐에 따라 패키지 기술은 매우 얇은 두께, 작은 풋프린트 면적, 높은 인터커넥트 밀도 및 낮은 비용으로 발전하고 있다. 거의 전적으로 CSP 기술로 향하는 현재의 추세로 인해 패키지 레벨에서 온도 상승을 해소할 만한 공간이 적어졌다. CSP는 풋프린트와 I/O 수 간의 균형을 유지하면서 최적의 열 설계가 되어야 한다. CSP 스케일에서 마더보드와 시스템 자체는 효과적으로 패키지가 되었다. 발열 증강에 가장 좋은 전기 최적화를 통한 시스템 레벨과 전력 효율성에 초점을 맞추는 것이다.

모바일 디바이스용 패키지를 설계할 때 엔지니어는 의도한 애플리케이션에 맞게 패키지를 최적화하기 위해 열 커패시턴스, 열 저항 및 I/O 밀도를 고려해야 한다. 또한 시스템 레벨의 발열 관리 솔루션은 패키지의 발열 소산을 위한 가장 효과적인 관점에서 패키지 설계를 수행해야 한다.