특화된 Cu 도금 공정 적용이 필요      

 

 

 

 

 

전해 금속 증착은 오늘날의 수직적, 수평적 인터커넥션 제조의 핵심 공정 단계로, 한편으로는 PCB 및 IC 기판 업종에서 그리고 다른 한편으로는 고급 패키징 업종에서 주로 적용되고 있다. 역사적으로 양쪽의 업종은 피처 크기와 기판 형태의 서로 다른 요구사항에 의해 명확하게 규정 및 구분되고 있다. PCB와 IC 기판은 다소 큰 피처의 유기 대형 기판을 기반으로 하는 반면, 고급 패키징 기술은 수 미크론까지 낮춰 미세 피처를 통합할 수 있는 웨이퍼를 기반으로 두고 있다. 

스마트 폰과 같은 엔드유저용 전자기기에 고성능화, 저비용화 및 박형화 요구가 계속 늘어남에 따라 기판 및 칩 패키징을 포함한 전자부품 설계의 모든 영역에서 집중적인 개발과 혁신이 필요해졌다. 양쪽 영역에서 팬아웃(Fan-out) 웨이퍼 레벨 패키징 및 첨단 기판과 같은 최신 제조 기술이 지속적으로 등장하고 있으며 이러한 요구사항을 충족하는 데 중요한 부분이 되고 있다. 결과적으로 두 영역은 현재 새로운 애플리케이션 세그먼트를 만들면서 자연스럽게 병합되고 있다. 이 세그먼트에는 작은 피처 크기에 대한 요청과 대규모 기판의 제조 가능성이 결합되어 있다. 도금 및 가용 장비와 같은 많은 전통적인 공정 기술로는 쉽게 대응할 수 없으며, 특정한 개발, 개조 및 개선이 필요하다. 이와 관련하여 전해 금속 증착 분야의 주요 과제는 다양한 까다로운 요구사항의 조합이다. 이종 피처 밀도로 2μm L/S까지 줄어든 피처 크기가 생성된 최대 600mm의 대형 기판의 우수한 금속 두께의 균일성과 높은 도금 속도가 주요 사항이다. 본고에서는 전해질 유체 역학, 양극 설계의 영향, 펄스 역방향 정류 및 새롭게 설계된 전해질 등과 같은 도금 공정의 주요 성능에 대한 최신 연구와 결론을 제시한다. 마지막으로 최적화된 공정 조건의 최신 테스트 결과에서는 다이 내부 및 기판 균일성 내부의 데이터를 제공하는 서로 다른 피치 크기로 자세하게 설명한다. 모든 테스트는 유기 기판과 글래스 기판 양쪽 모두 패널 레벨에서 실행되었다. 

논의된 패널 기반 도금 공정 기술의 최신 발견사항과 성과는 업계가 기술 및 상업적 요구사항을 모두 충족하는 패널 기반 패키징 공정을 개선하도록 지원할 것이다. 

 

커넥티드 디바이스의 수가 빠르게 늘어나고(현재 250억 개에서 2050년 1,000억 개 이상 예상) 있으며, 디바이스는 훨씬 더 스마트해지고 있다. 즉, 동일한 공간을 차지하고 비용을 절감하면서도 더욱 복잡한 디바이스가 필요해질 것이다. 수년 전에 소개된 FO-WLP(Fan-Out Wafer Level Packaging) 기술이 업계의 미래 패키징 요구사항을 충족하는 핵심 기술로 여겨지고 있다. 이제 업계는 510 × 515 mm² 또는 458 × 610 mm²와 같이 일반적으로 사용되는 PCB 패널보다 훨씬 더 크게 기판 크기를 늘려 처리량을 높이고 총 비용을 낮추는 데 관심을 두고 있다. 

기판 제조업체의 아이디어는 낮은 생산비용을 유지하기 위해 기존 인프라와 정사각형 포맷의 취급 경험을 사용하는 것이다. 그러나 수율 목표 달성을 위한 월등한 표면 분산 요구사항을 충족하면서 이러한 포맷의 취급과 프로세싱을 위해서는 조정이 이뤄져야만 한다. 가장 큰 절감 효과는 배치 방식의 활용에서만 발생한다. 팬아웃 패키지의 생산 동안, 전체 비용의 약 40%를 차지하는 RDL 형성 공정이 가장 큰 영향을 미치는 것으로 여겨지고 있다[1]. RDL 자체에서 비용을 차지하는 가장 큰 부문은 광 유전체와 Cu 도금과 같은 재료 비용과 패터닝 및 금속화와 관련된 설비 비용이었다. 재료 비용은 비슷한 수준으로 유지될 것으로 예상되는 반면, 패키지 당 설비 비용은 단일 공정 단계에서 프로세스될 수 있는 기판 당 패키지 수와 직접 관련이 있다. 

본고에서는 MultiPlateⓇ라고 불리는 도금 툴의 개념을 설명한다. 수년간의 사내 경험을 바탕으로 개발된 이 툴은 2013년 웨이퍼 제조업체에 소개했고, 2016년 최대 510 × 515mm²의 패널 포맷에 적용하였다. 2018년 650 × 600mm의 최대 패널 크기를 처리할 수 있도록 업그레이드시켰다. 해당 툴의 개념은 비용 효율적인 장비 솔루션과 결부된 대형 기판에서 제조공정 단계의 기술 성능을 향상하여 패널당 장비 비용 증가를 최소화하면서 시간당 기판의 아웃풋을 유지하는 도구를 제공하는 것이다. 주요 과제, 최신 기술 개발 및 패널 수준의 테스트 결과는 다음 섹션에서 이야기한다. 

 

 

 

구리 전기 도금 동안 금속은 시드 층 위에 두꺼운 포토레지스트 또는 감광성 유전체 재료의 몰드에 증착된다. 도금할 구조는 대형 연결 패드(최대 250~350 μm) 또는 서로 다른 레이어와 다른 크기의 RDL를 연결하기 위한 10 × 15μm 크기의 소위 μVias일 수도 있다. 오늘날의 팬아웃 패키지 설계에서 RDL 트레이스의 일반적인 크기는 8~10μm인데, 로드맵 상으로는 2~5μm까지 해상도가 내려간다. 도금 공정의 핵심 과제는 다양한 구조를 포함하는 단일 층에 걸쳐 매우 균일한 Cu 증착을 이뤄내는 것이다. 다양한 피처 크기와 서로 다르게 요구되는 Cu 두께가 도금 결과에 매우 중요한 역할을 한다. 

 

 

 

적층된 칩을 상호연결하기 위해, PoP(package-on-package) 기술에서는 다양한 치수의 Cu 필러 도금을 사용한다. 40×50μm 범위의 표준 필러 뿐만 아니라 최대 200μm 높이의 큰 필러[2]가 서로 다른 칩을 연결하는 데 필요하다. 그림 2에서는 첨단 FO-WLP 설계에 필요한 다양한 도금 Cu 기능의 예를 보여주고 있다. 

 

 

 

최적의 구리 도금 공정은 높은 처리량, 높은 수율 및 최적의 신뢰성을 가능하게 해야 한다. 도금하는 동안 구리의 고순도 증착을 보장하는 것이 중요하다. 이는 증착의 보이드 성능과 물리적 특성에 영향을 미치기 때문이다. 패널 공정으로 이동하는 데 따르는 과제 중 하나는 웨이퍼 레벨에서 유사한 증착 성능을 유지하고 이를 어떠한 타협 없이 훨씬 더 큰 표면으로 안전하게 이송하는 것이다. 

다양한 기술 요구사항을 충족하기 위해 고순도 유기 첨가제로 구성된 Cu RDL 및 필러 도금용 특정 프로세스가 개발되었다. 새로운 InnolyteⓇ 전해질은 초고속 도금을 위해 설계된 전용 판넬 도금 장비에 사용하도록 설계되었습니다. 공정과 장비의 조합은 Cu 증착에 대한 요구사항을 충족하면서 높은 증착 속도를 제공함으로써 기술 요구를 충족시키고 있다는 점이 핵심이다. 

 

 

산업계는 참여자, 특정 서플라이체인 및 전문가 각각이 조정하는 노력을 기울인 결과, FO-PLP의 신흥 시장에서는 다양한 기판 재료의 어레이 및 크기로 이뤄져 있다. 결과적으로, 장비 공급업체의 경우에는, 각 플레이어를 지원하기 위해 맞춤형 솔루션이 필요한 새로운 시장이 열린 것이다. 이러한 맞춤형 솔루션에는 대응하는 개별 프로세스 모듈뿐만 아니라 이와 관련된 기판 핸들링 시스템과 부품이 포함되어 있다. 기술적인 측면에서 패널 분산은 주로 장비 기능에 영향을 받으며, 크기 확대와 기판의 피처 변경에는 패널 홀더 시스템의 디자인뿐 아니라 탱크 디자인의 최적화가 필요하다. 장비 공급업체의 과제는 다양한 제조업체의 패널 크기에 대한 장비 비용을 최소화하는 동시에 FO-PLP 개발 및 생산 프로세스의 채택을 모두 지원하는 매력적인 CoO(소유 비용)를 제공하는 우수한 도금 환경을 제공하는 것이다. 

 

 

FO-PLP용 패널 레벨의 도금에 대한 고유한 접근 방식은 Atotech의 많은 핵심 역량을 이 신흥 시장에 적용하는 것이다. 이 접근법은 완전한 시스템 솔루션으로서 도금 공정 장비(화학 첨가제 포함)와 기판 취급 기술을 모두를 포함하고 있다. 전해질은 FO-PLP 제품군의 특정 요구사항을 충족시키는 수직 도금을 위해 특수한 맞춤화됨에 따라 지속적인 개선이 진행되고 있다. 마찬가지로, 장비 개선은 전체 프로세스 요구사항과 목표를 지원하는데 필요한 물리적 파라미터를 달성하기 위해 함께 실현하고 있다. 새로운 기판 취급 시스템은 크기, 재질 및 휨의 다양한 기하학적 고려사항을 염두에 두고 기판 요구사항을 충족하고 있다. 

 

 

패널 레벨 패키징에는 두 가지 주요 애플리케이션이 있으며, 각각 특수한 전해질로 개선되었다. 한편으로는 tall 필러 도금을 위한 두 가지 첨가제 전해질이 있는데, 높은 적용 가능성의 약 20 ASD(A/dm²) 전류 밀도, 직사각형 필러 형상 및 매우 우수한 with-in-unit / with-in-panel 균일성이 바로 그것이다. 다른 한편으로는, with-in-unit 분산과 4 ASD보다 높은 전류 밀도에서의 충진에 초점을 둔 RDL 도금 전해질의 개선이다. RDL 도금에는 도금해야 할 다양한 피처가 존재한다(예 : 1~2μm까지 줄어든 미세한 라인과 동일한 시간에 패드 & 매스플레인 영역과 결합된 공간)는 점과 애플리케이션에 따라 약 2~10μm의 상대적으로 낮은 표면 구리 두께의 충진이 필요한 블라인드 마이크로 비아가 존재한다는 점을 고려해야 한다. 이러한 까다로운 요구사항을 충족하려면 각 첨가제의 농도를 개별적으로 조정할 수 있는 3가지 첨가제 시스템이 필요하다. 

RDL 및 tall 필러 도금 양쪽의 경우, 모두 펄스 도금을 사용함으로써 이점을 누릴 수 있다. RDL 도금에서 분산과 피처 형상이 향상되고, 더 높은 전류 밀도 사용을 가능하게 하며, 또한 tall 필러 도금에서 필러의 형상도 개선한다. 표면 결함 생성의 위험 없이 역펄스 도금(pulse reverse plating)을 적용하기 위한 잘 확립된 도금 기술은 Fe2+ / Fe3+ 산화 환원 시스템의 이용이다. 역펄스 도금, 철 산화 환원 도금(iron redox plating) 시스템과 RDL 및 tall 필러 도금용 첨가제 선정의 조합은 FO-PLP 업계의 미래 요구사항을 충족하는 데 도움이 된다. FO-PLP 애플리케이션용 첨가제 및 현재의 도금 요구 사항에 대해 표 1에서 요약하였다. 

 

 

With-In-Panel Distribution = WIPD는 다음과 같이 계산된다. WIPU = ±max-min/2 × mean × 100%이고, 여기서 목표는 ±10%보다 높게 하는 것이다. 그러나 개발 목표는 ±5%보다 좋게 하는 것이다. 

 

 

최신 장비 개발은 pre-wet 공정 셀, 도금 셀 시스템 및 기판 핸들링의 3가지 주제로 그룹 지울 수 있다. 

RDL 라인의 소형화, 2μm의 협소한 공간, 종횡비 증가의 tall Cu 필러 등을 포함한 로드맵 상의 도전적인 피처에 직면한 FO-PLP의 첨단 요구사항을 해결하려면, 도금 이전의 전처리 공정에서는 도금될 피처의 적절한 젖음이 필요하다.  

표준 피처의 젖음은 제어 가능한 플로우 조건 하에서 특별히 설계된 수직 탱크에서 이뤄졌다. 이러한 플로우 조건은 전체 패널 표면에 걸쳐 균일하고, 제어 가능한 플로우 환경을 보장하기 위해 플로우 분산 플레이트에서 다이렉트 제트 플로우 방식으로 잡았다. 더욱 까다로워진 피처의 진일보된 젖음은 수직 진공 셀의 사용으로 이뤄냈는데, 해당 방식의 셀은 제어 압력 강하 기술이 적용되는데, 이 기술은 젖음성 매체의 부분적인 압력을 감소시키는 역할을 하였다. 그 결과, 표면 장력이 낮아져 피처의 완전한 젖음이 가능해진다. 

개발의 초점은 물론 도금 셀 시스템에 두었다. 개발의 주제는 유체 플로우, 전류 밀도 분산 및 화학적 제어와 같은 3개의 기본 필러 도금에 중점을 두었다. 

양극 세그먼트에 고르게 분산된 수백 개의 제트 구조를 사용하면, 양극을 통해 음극 표면에 직접적으로 뿌리는 다이렉트 유체 플로우라는 새로운 방법을 가능하게 한다. 

그림 3에 표시된 바와 같이, 이 첨단 플로우 기술은 전체 음극 표면에 걸쳐 매우 균일한 매개체 공급을 제공하고 바운더리 레이어에서 하이-솔루션 익스체인지(high solution exchange)를 제공한다. 따라서 높은 전류 밀도와 빠른 도금 속도를 적용할 수 있으며, 원하지 않는 차폐 또는 플로우 불균일성을 유발할 수 있는 패들(paddle) 또는 여타의 하드웨어 시스템이 필요하지 않다. 

 

 

 

게다가, 유체 플로우 최적화는 매우 중요한 공정 파라미터를 더하는 음극의 물리적 교반에 의해 이뤄진다. 국부적인 플로우 현상은 자유롭게 프로그래밍 가능한 교반 프로파일을 사용하여 예측 가능하고 반복 가능한 제어 방식으로 균일화할 수 있다.

맞춤형 전류 밀도 프로파일을 커다란 직사각형 및 정사각형 기판에 적용하는 것은 세그먼트 양극을 사용하여 이뤄냈다. 선택된 세그먼트 수와 각 세그먼트의 지오메트리는 각 기판의 지오메트리에 대한 균일성 제어를 최적화하도록 설계되었다. 개별적인 양극 세그먼트에 전류를 제어하는 것은 특히, 펄스 역방향 정류기와 결합 되었을 때 대형 패널 기판 전체에 걸친 도금 균일성을 최적화하기 위한 주요 컨트롤 노브(major control knob)이다. 

다양한 양극 세그먼트에 걸쳐 복잡한 펄스 프로파일 적용을 가능하게 하는 성능은 상당한 수준의 공정 제어기술이 있어야 한다. 

(replenishment) 및 제어를 위해 특별히 개발된 Fe2+/Fe3+ 산화 환원 시스템 버전을 통해 이뤄진다. 이 시스템은 Cu 보충을 위해 전해질이 통과하는 펠렛(pellet)의 ‘Cu 타워’로 구성된다. 도금 시스템은 수용성 양극을 사용하지 않는다. 따라서 도금 영역의 외부에 위치한 ‘Cu Tower’가 Cu 이온의 소스이다. Cu 및 Fe 농도를 분석하는 인라인 분광기의 입력 데이터로 작동하는 PID 컨트롤러는 ‘Cu Tower’를 통과하는 유량을 제어하여 규정된 사양 내에서 Cu 및 Fe 함량 모두를 제어한다. 전해질 첨가제 농도는 규정된 샘플 일정 내에서 주요 유체 흐름 경로로부터 정해진 슬립스트림(slipstream)를 통해 모니터링 및 주입된다. 슬립스트림은 완전 자동화된 분석 시스템과 수동 샘플 포트에 연결된다. 첨가제의 주입도 슬립스트림을 통해 수행된다. 불활성 양극을 사용하는 Fe2+/Fe3+ 산화 환원 시스템의 조합 활용은 유지 보수 시스템 감소와 높은 도금 성능 안정성 모두를 제공한다. 

새로운 신흥 시장인 FO-PLP에서, 쉽게 간과되고 다루어지지 않는 주제는 기판 취급이다. 각각의 FO-PLP 플레이어는 자신의 경험과 제조 공급망을 가지고 있는 탓에 기판 배송과 환경 조건에 관한 고유한 접근 방식을 가지고 있다. 

일부에서는 15개의 기판을 처리할 수 있는 개방형 카세트를 활용할 수도 있지만, 많은 반도체 팹에서는 밀폐형 FOUP(Front Opening Unified Pod)과 같은 기판 캐리어를 사용하고 있다. 표준 접근 방식이 없기 때문에 기판 취급은 진지하게 고려해야 할 중요한 기술임이 입증되었다. 거의 ‘비접촉’ 핸들링을 위한 베르누이 척(Bernoulli end effector)과 진공 척(Vacuum end effector) 양쪽을 활용하는 현재 적용된 접근 방식은 다가오는 크고 무거운 패널에 더 이상 충분하지 않을 수도 있다. 

마지막으로 TMV(through-mold-via) 인터커넥션 혹은 양면 RDL 레이어를 사용하는 패키지 설계의 최신 진화는 동시에 기판 양면을 도금하는 기술을 요구하고 있다. 이 기술은 PCB 제조에서 매우 일반적이지만 BEOL 산업계에서는 새로운 접근 방식이다. 결과적으로 기판이 양면에서 도금이 가능하도록 프레임 또는 기판 홀더에서 감안될 필요가 있다. 

 

 

높은 개발 비용을 관리하고 현재의 프로세스 로드맵을 충족하는 것이 장비 개발의 두 가지 주요 과제임이 입증되었다. 초기 플레이어 그룹 간의 시장 합의 또는 표준화된 패널 크기 결정 없이는 각 패널 크기에 대응하는 맞춤형 하드웨어 제작을 선택해야 하고, 이는 결국 높은 투자를 감수해야 함을 의미한다. 200mm 및 300mm 웨이퍼 내에서의 개발 노력을 고려할 때, 포맷 영역의 다중 스프레드에 대한 투자의 외삽(extrapolation)은 많은 패널 포맷 사이에서 늘어나고 있다. 그림 4에서는 웨이퍼와 패널의 포맷의 비교는 현재 개발 중인 10개 이상의 포맷 중 샘플을 보여주고 있다. 

 

 

 

도금 모듈이 있는 장비 세트의 범위를 설명하기 위해 각 포맷 사이즈는 패널 홀더, 양극 세트, 탱크, 유량 분배 상자, 정류기, 고전류 전기 설정으로 구성된 특정 장비 패키지가 필요할 수 있다. 장비 패키지 내의 각 부품은 가능한 가장 적은 비용으로 프로세스 로드맵 목표를 달성하기 위해 개발되어야 한다. 대형 패널 포맷에 대응하는 장비 솔루션이 제공되면, 패널 포맷의 조기 채택으로 이어질 것이다. 현재 많은 플레이어가 찾고 있는 전체 웨이퍼에서의 패널 도금 설비의 이점은 40% 이상이다. 

 

팬아웃 패널 레벨 패키징으로 생산된 패키지의 수율과 기능을 달성하려면 WIPD가 ±10 % 미만이어야 한다. 이 도전적인 목표를 달성하기 위해 3단계의 최적화를 적용하였다(그림 5 참조).

 

 

그림 6에서는 패널 도금 분포 최적화를 위한 프로세스 플로우가 나와 있다(단계 I). 어떤 패널 크기가 PLP의 방향이 될지 아직 명확하지 않기 때문에 두 패널 포맷의 최적화가 설명되어 있다.

 

 

 

첫 번째 단계는 기판의 중심점을 실제 도금 양극으로 조정하는 것이다. 다음으로 전체 도금 분산을 미세 조정하기 위해 세그먼트된 양극의 전류 조정이 필요하다. 마지막으로, 기판 교반 프로파일의 규정은 도금 균일성을 최적화하는 데 사용된다. 이 절차를 통해 최대 600 × 600 mm² 포맷의 WIPD를 ±7 %에 가깝게 줄일 수 있었고 추가적인 최적화 작업이 진행 중이다. 이러한 측정은 자동화된 4-포인트 프로브 저항률 측정으로 수행되었다(예 : 600 × 600mm² 패널의 경우 3,000개 이상의 측정 포인트).

최적화의 두 번째 단계는 최상의 WIUD(With-In-Unit-Distribution)을 위한 파라미터 조정이다. 이는 동일한 단위에서 서로 다른 피처의 도금 높이를 동일하게 만드는 것을 의미한다. 물론 최종 결과를 위해 매우 중요한 것은 RDL 패턴 자체이다. 이 패턴은 WIUD에 있어서 매우 중요하다. 대부분 WIUD는 거의 변경할 수 없으며, 이 최적화를 위한 주요 노브는 화학적 파라미터와 전류 밀도이다. 본 고에서는 그림 7(15μm 라인 및 150μm 패드)에서 나타내는 바와 같이 기능 상 WIUD의 역펄스도금(RPP, Reverse Pulse Plating)의 영향을 보여주고 있다. 

 

 

 

그림 7에서 DC와 같은 조건에서 패드가 트레이스보다 도금 두께가 더 두껍다는 것을 알 수 있다. 역전류를 늘림으로써 두께를 균등화하고 심지어 역방향으로도 변경할 수도 있다. 패드 높이가 100%로 규정화되고, 라인 높이가 2개의 서로 다른 펌프 압력의 관계를 보여주는 그림 8과 관련하여 표시될 때 이점이 더욱 명확해졌다. 

 

 

 

마지막 단계는 여러 가지 고유한 MultiPlateⓇ 기능(예 : 다른 움직임을 결합하여 교반 변경, 중심점 조정/흐름 및 펄스 파라미터 조정)을 지닌 전체 패널 RDL 최적화이다. 600 × 600mm²의 RDL 도금 결과가 그림 9에 나와 있다.

 

 

 

 

원형 웨이퍼 기판에서 정사각형 패널 기반 프로세싱으로 Cu 도금의 기판 영역을 확장하는 것은 두 세계가 상충하기 때문에 보기보다 쉬운 일은 아니다. 한편으로는 기술적인 요구사항과 표준이 필요한 비용 집약적인 웨이퍼 패키징 세계가 존재하고, 또 다른 한편으로는 비용 효율적인 프로세스와 장비 솔루션이 구축된 이미 존재해 있는 PCB와 LCD 세계가 존재하고 있다. 

도금 재료에서 신규 개발 검증과 입증된 패널 도금 설비는 현존하는 사용 가능한 솔루션으로 확실한 실현 가능성을 보여주고 있다. 최적화된 유체 플로우, 전류 밀도 분포 및 화학적 제어의 개선작업이 진행되었다. 화학 도금 공정과 결합하여, ±7%에 근접한 균일성 분포뿐만 아니라 최대 200μm 높이 구조의 Tall Pillar의 고속 도금과 같은 최대 600 × 600 mm² 크기의 기판 상의 존재하는 RDL 기능 문제를 해결할 수 있다. 소개된 시스템은 또한 라인 및 패드와 같은 기능에서 WIUD를 조정할 수 있는 특수한 역펄스 파라미터의 사용이 가능하다.    

 

 

 

REFERENCES

C. Palesko et. al., “Cost comparison of Fan-out Wafer-Level Packaging to Fan-out Panel based Packaging,” in IMAPS 2016 –49th International Symposium on Microeclectronics, October 2016