홈 > Special Report

이 분야의 최종 입력시간 : 2019-08-04 (일)

소형 스텐실 솔더프린팅 개선을 위한 나노-코팅 스텐실  본고는 01005 Imperial(0402 metric), 소형 03015(metric) / 0201(metric) 칩 부품, 0.3mm / 0.4mm 피치 마이크로BGA를 포함한 부품 설계에 있어서 소형 면적 프린팅과 관련한 데이터를 제공하는데 목적을 두었다.   파인피치 CSP의 솔더 접합부 신뢰성 향상  모바일 제품군이 더욱 소형화, 경량화, 고속화되고 있는 상황에서, 최근에는 다기능화가 다른 무엇보다 가장 중요한 사항이 되었다. 이러한 요구를 충족시키기 위해 모바일 제품군들에 점점 더 미세한 피치(피치<0.4mm 또는 16mils)의 CSP가 사용되고 있다.   01005 수동부품의 최적의 스텐실 디자인  본 연구의 첫 번째 단계에서는 01005 부품에 대한 높은 수율의 어셈블리 솔루션을 얻는 것을 목표로 두었으며, 이를 위해 다양한 스텐실 유형, 개구 디자인, 패드 레이아웃 및 프로세스 파라미터 설정 등을 평가하였다.   초미세 파인피치 범핑을 위한 첨단 스텐실의 진화  플립칩 웨이퍼 범핑에 있어서 솔더 페이스트 스텐실 프린팅 방법은 다른 무엇보다도 비용 효율성과 SMT 어셈블리 라인 내에 이미 존재해 있는 프린팅 설비와의 호환성이라는 이점을 제공한다.   TSV 기반 3D IC 설계상의 문제들과 요구사항  TSV를 이용한 3D IC는 반도체 업계에서 새로운 트렌드로 자리 잡았다. 이 제품은 많은 애플리케이션에서 강력한 파워, 성능 및 폼 팩터 장점을 제공하며, 급격히 증가하는 SoC 개발 비용을 낮출 수 있다.   PCB 분진의 특성, 예방 및 제거  PCB를 오염시키는 물리적인 환경은 온도, 습도 그리고 공기 중의 기체 및 분진으로 정의될 수 있다. 환경적 요인들은 2가지 방법으로 PCB 불량을 유발할 수 있다.   리플로우 솔더링 프로세스에서 보이드 감소기술  실험 파라미터에 따라 솔더링 공정 중 PCB에 미치는 진동의 영향이 솔더링 접합부의 보이드 비율을 현저하게 개선시키는 것으로 나타났다.   PCB 상 분진의 특성, 예방 및 제거  분진 오염에 의한 초기 발생 모드가 본고의 주제이다. PCB에 축척되는 입자 오염은 회로의 전기적 쇼트 불량을 유발한다.   3D IC 어셈블리 향상 위한 신규 방법  차세대 3D 패키징은 3차원 적층 반도체 칩 구조를 생성하는 TSV(through silicon via)의 사용이다. 3차원 이기종 집적 반도체 구조는 전력감소, 성능향상 및 소형화 등과 같은 많은 이점을 제공한다.   솔더 페이스트 프린팅 - 품질 보장 방법론 Ⅱ  본고에서는 솔더 페이스트 프린트 프로세스와 자체 대응 검사 프로세스의 퀄리티를 보장하기 위한 방법론을 제시했다.   이전 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] 다음

	미디어정보 | 개인정보취급방침 | 이메일주소 무단수집 거부 | 온라인문의
	SG미디어 | 대표이사 : 강희명 | 사업자등록번호 : 119-10-75482 (08639) 서울시 금천구 시흥대로 97 | 전화 : 02-808-7411 팩스 : 02-808-7412 Copyright ⓒ SG미디어 All rights reserved.